《电子技术基础》复习题-时序逻辑电路

上传人:夏** 文档编号:483959130 上传时间:2023-11-18 格式:DOC 页数:17 大小:639.50KB
返回 下载 相关 举报
《电子技术基础》复习题-时序逻辑电路_第1页
第1页 / 共17页
《电子技术基础》复习题-时序逻辑电路_第2页
第2页 / 共17页
《电子技术基础》复习题-时序逻辑电路_第3页
第3页 / 共17页
《电子技术基础》复习题-时序逻辑电路_第4页
第4页 / 共17页
《电子技术基础》复习题-时序逻辑电路_第5页
第5页 / 共17页
点击查看更多>>
资源描述

《《电子技术基础》复习题-时序逻辑电路》由会员分享,可在线阅读,更多相关《《电子技术基础》复习题-时序逻辑电路(17页珍藏版)》请在金锄头文库上搜索。

1、精品文档电子技术基础复习题时序逻辑电路一、填空题1. 具有“置0”、“置1”、“保持”和“计数功能”的触发器是()2触发器有门电路构成,但它不同门电路功能,主要特点是:()3. TTL型触发器的直接置 0端Rd、置1端Sd的正确用法是(4. 按触发方式双稳态触发器分为:()5时序电路可以由()组成6. 时序电路输出状态的改变()7. 通常寄存器应具有()功能8. 通常计数器应具有()功能)个CP时,计数器又重回初态。)个双稳触发器。9. M进制计数器的状态转换的特点是设初态后,每来(10. 欲构成能记最大十进制数为999的计数器,至少需要(11. 同步时序逻辑电路中所有触发器的时钟端应(二、选

2、择题:1. 计数器在电路组成上的特点是()a)有CP输入端,无数码输入端b)有CP输入端和数码输入端c)无CP输入端,有数码输入端2. 按各触发器的状态转换与 CP的关系分类,计数器可分为()计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和 M进制3. 按计数器的状态变换的规律分类,计数器可分为()计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和 M进制4按计数器的进位制分类,计数器可分为()计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和 M进制5. n位二进制加法计数器有()个状态,最大计数值是()。a) 2n-1b) 2nc) 2n-16. 分析时序逻辑电路

3、的状态表,可知它是一只()。二进制计数器(b)六进制计数(c)五进制计数器CQ2Q1Q。0000100120113110411150007. 分析如图所示计数器的波形图,可知它是一只()。 六进制计数器(b) 七进制计数器(c) 八进制计数器CjuwwumQiQ2&逻辑电路如图所示,当A= “0”,B= “1 ”时,C脉冲来到后JK触发器()。 具有计数功能 (b)保持原状态 (c)置“ 0 ”(d)置“1”11f CK1 一0 Rd9、逻辑电路如图所示,分析C, S, R的波形,当初始状态为“ 0”时,t1瞬间输出Q为()。(b)“ 1 ”(c) Qn10、555集成定时器电路如图所示,为使

4、输出电压UO3由低电压变为高电压,则输入端6和2的电压应满足()。Ul6(b) W(c) UI62 Ucc , U|2323 Ucc , UI2iUcciUccUcc,UI2iUcc所示,当A= “0”,B=11、 逻辑电路如图)具有计数功能时,C脉冲来到后D触发器(b)保持原状态 (c)置“ 0”(d)置“ 1 ”12、时序逻辑电路如图所示,原状态为“ 00”,i当发出寄务存和取出指令后的新状态为( )(a)1 1(b)1 0(c)0 113、分析某时序逻辑电路状态表,判定它是()。(a)二进制计数器(b)十进制计数器 (c)其它计数器CQQ3Q2Q100000100012001030011

5、401005100061001710108101191100100000三、非客观题:1由555集成定时器组成的电路如图所示。已知Ucc 6V , R, = 2 k , & = 5.1 k , Ci = 0.01 F , C2 = 33 F, C3 = 100 F,合上开关S, 8 扬声器发出声响,试分别计 算RP = 0和Rp = 100 k 时的声响频率。2:已知逻辑电路图及c, SD, RD的波形,试画岀输岀Q0, Q_!的波形(设Q0, Q1 的初始状态均为“ 0”。Qo13、已知逻辑电路图和C脉冲的波 形,试 写出 Fo和Fi的逻辑式,并列 岀Fo, F/勺状态表(设Qo, Q1初始

6、状态均为“ 0”。厂IFoC _4、试列出如下所示逻辑电路图的状态表?画出波形图,并指出是什么 类型的计数器(设Qo, Qi的初始状态均为“ o”。Rd5、列出逻辑电路图的状态表,写出输出F的逻辑式,画出输出Q,Q1及F的 波形图,计算F的脉宽tw和周期T (设C脉冲频率为1 kHz,各触发器初始状 态均为“ o”。C _一_R_TL_一_QiFCQiQ0F0123456、非客观题试画出输出Q,Qi的波形(设Qo,Qi的初已知逻辑电路图及C脉冲波形, 始状态均为“ 0 ”。7、逻辑电路如图所示,各触发器的初始状态为“0” 已知C脉冲的波形。 试画出输出Qo, Q1和f的波形图。8、已知逻辑电路

7、图及C脉冲的波形,各触发器的初始状态均为0,画出输 出Qo, Qv Q2的波形。QiQ29、逻辑电路如图所示,各触发器的初始状态为“ 0”,若已知C和A的波形。 试画出Q0, QC1IKo-0C1IK电子技术基础复习题-时序逻辑电路参考答案一、填空题:1. JK触发器2有记忆功能3有小圆圈时,不用时接高电平“1”;没有小圆圈时,不用时接低电平“0”4电平触发、主从触发和边沿触发5触发器或触发器和的组合门电路6与时序电路该时刻输入信号的状态和时序电路的原状态有关7存数、取数、清零与置数8清零、置数、累计 CP个数9. M10.2N 1999N 1011、连在一起二、选择题:1. (b)、2. (

8、b )9. (b)、10、( a )3.11、(a )、4.(a ) 、12、(c)、5. (b )、6.(c)、7. (a 卜(b)、13、( b )8、( b )三、非客观题:1、为谐振电路Rp 100 k0.7( R,RP 2&)C20.386 Hz2、Rp00.7( R. 2R2)C2 355 HZCSdQ13、逻辑式:F0 QQ1F1Q Q0状态表CQ0Q1F0F100011110012111131111411114、首先根据各触发器的激励函数表达式画出波形图。Jo Qi, Ko 1;J1 Q, K11由波 形图可列岀状态表。由状态表可知这是一个三进制计数器。由于两只触发器受同一 C

9、脉冲控制,故为同步型。且数值是增加的,即加法计数器, 因此可知这是一只同步三进制加法计数器。5、功能表和波形图如下,=QqQ-i ,由波形图可知:tW =2ms ,3ms。CQ1qF000110112110300140115110FC*- 1msQi14tw Tn6、状态表波形图CQ1Q00001012103007、C8、CQ2Q 1Q 000001001201030114100510161107111状态表:结论:三位二进制异步减法计数器QiQ29、10、信 号灯 HL 灭 的时 间为:ti O.7R2C20.7 15 10350 10 6 s 0.525 s信号灯HL亮的时间为:19 st2 0.7(R Rp ROC20.7 (27 103 500 103 15 103) 50 10 6 s11、解:异步2位二进制加法计数器a 0 rIG 0 !II精品文档

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 商业/管理/HR > 商业计划书

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号