《数电组合逻辑电路设计》由会员分享，可在线阅读，更多相关《数电组合逻辑电路设计（10页珍藏版）》请在金锄头文库上搜索。
1、四川大学电气信息学院数电一一组合逻辑电路设计实现四位二进制无符号数乘法计算学 号姓 名专 业通信工程日 期 2017429一、设计目的设计一个乘法器，实现两个四位二进制数的乘法。两个二进制数分别是被乘数AAAA和乘数BB BB。被乘数和乘数这两个二进制数分别由高低电平给出。乘 32103210 。 /I、法运算的结果即乘积由两个数码管显示。其中显示低位的数码管是十进制的；显 示高位的数码管是二进制的，每位高位片的示数都要乘以16再与低位片相加。所得的和即是被乘数和乘数的乘积。做到保持乘积、输出乘积，即认为实验成功， 结束运算。10 11X 1 1 0 110 11 0 0 0 0 10 11
2、10 11 10001111-位难法运算过程二、设计思路将乘法运算分解为加法运算。被乘数循环相加，循环的次数是乘数。加法运算 利用双四位二进制加法器74LS283实现，循环次数的控制利用计数器74LS161、数码74LS85比较器实现。运算结果的显示有数码管完成，显示数字的高位（进 位信号）由计数器74LS161控制。I、 5 4力出A A A A q 入 ni niB B B B入 mi mm、应 A A A A以 为例。被乘数3 2 1 0是5，输人0101 ；米数3 2 1 0是4，输人0100.将3 2 10输入到加法器的A端，与B端的二进制数相加，输出的和被送入74LS161的置数端
3、（把这 个计数器成为“置数器”）。当时钟来临，另一个74LS161 （被称之为“计数器”）计1，“置数器”置数，返回到加法器的B端，再与被乘数A3A2A1A。相加当循环相加到第四个时钟 3210的时候，“计数器”计4,这个4在数码比较器74LS85上与乘数B3B2B1B0比较，结果是相等，A=B端输出1，经过反相器后变为0返回到被乘数输入电路，截断与门。至此，被乘数变为 0000，即便是再循环相加，和也不变。这个和，是多次循环相加的和，就是乘积。高位显示 电路较为独立，当加法器产生了进位信号，CA端输出了一个高电平脉冲，经过非门变为下降脉冲驱动74LS161计一次数，这个数可以通过数码管显示出
4、来。但是由于二进制数是满 足8421排列的，进位的数是10000，即是10进制数的16。三、仪器设备名称、型号74LS85（一个）74LS283（一个）非门（两个）74LS161（三个）74LS08 （两个）数码显示管（两个）、实验电路图U2 - NOT涝位信号计74LS163D说明：左下角的D1C1B1A1为被乘数的输入端，单刀双掷开关向上是“1”，向 下时“0”。左侧的D2C2B2A2是乘数的输入端。被乘数经过中间靠右的“加法 器低位片”循环相加，相加的结果经过右上方的“置数器”返回到加法器。“置 数器”和“计数器”共用一个时钟信号，当“计数器”所计的数与乘数相等的时 候，最上方的数码比较
5、器输出“1”，经过非门变为“0”，“0”返回到4双输入与 门中将与门封死，输出0000.同样是这个“0”信号，将“计数器”的使能端EP 置为“0”，使计数器保持输出，达到稳定输出的目的。当“加法器低位片”有进 位时，输出一个上升沿，经过非门后变为下降沿，驱动“进位信号计数器”计数， 其结果被“高位显示”显示出来。“高位显示”的示数都要乘以16才可以变为 10进制的数。最后的乘积可由两个数码管显示出来。读数方法：“高位显示”字 形所对应的十进制数*16+ “低位显示”字形所对应的十进制数。计算结束，目的 达成。五、仿真分析结果仿真结果174LS85D乘数输入V而1000被乘数1000被乘数100
6、0，乘数1000，结果：4*16=64。具体情况请看图中的方框。输入湛位信号计 74LS163DIJkuMM仿真结果2商输入11001100致器体情读数端:0请看图中的方框。6所设计乘法器工作良好、结果与预想情况相同。七、心得体会通过这一段时间的紧张学习，最后完成了我的设计任务一一四位二进制乘法器的 设计。通过本次课程设计的学习，我深深的体会到设计课的重要性和目的性所在。 本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识完 成工作的能力。乘法器虽然是比较简单的设计课程，但它给了我一个锻炼的机会 和检验的机会，也给我复习多个学科知识提供了便利。希望学校以后多安排一些 类似的实
7、践环节，让同学们学以致用另：使用硬件描述语言ISE设计乘法器的实验过程图如下ISE Project Navrgator (O.Glxd) - F:xxxxsjlsjl.xise - sjl.v= File Edit View Project Source Process Tools Window Layout Help：D旧日岸I m 苗x E a |或尹弟Jg次尸时INI：暗日E 卢整I，*季百|：。+ t5 xView：Irriplementatio: Simulatio:翁Eehavi :r：dlHierarchyI 间早O xc6slx9-2csg324- 0 sjl_tb (sjlj
8、b.v)0 uut - sjl (sjl.v)r宜文一No FrocesEGE RuriTLingProcesses: sjlj:b白爹 ISim Simulator- (J Behavioral Check SyntaxSimulate Behavioral Model1i d用%Q293031323334353-63733394041424344454 647434950515253545556for(i=0;i4;1=1+1 beginif(libegint erEp=lna 1; end.else begintertp=S 1 hOO;end begin for(j=0;j8;j=j+
9、l beginif 门=)beginci j =out j &terc.p j ; outj=outjAtempj end else beginci j = (QJt j Sterup j outj=outjAtempj endend.end.end end endirioduleci j-1；m=JISE Desi etl Sui te InfoCentersjl.vDeei etl Summary CSyrttheD e s i gn PGFilg | 心 书 out7:010000010Arrayt 碣 ina3：01101Array 瑾 inbS:0 1010Array30313233
10、34353637383940414243444546474849505152535455reg 3:0 inb;/ Outputswire 7:0 out;/ Inst amtlate the Unit Under Test (UUT)sjl uut (.ina(ina)f.inb (inb) f.out(out)initial begin/ Initialize Inputsina = 13;inb = 10;/ Wait 100 ns for global reset to finish #100;/ Add stiinuTus hereendendiriodule1 X 叫闾部 U a
11、Q WFIF 口 h?诠费诗 100uS，芯四X s uM讷u O，号 Fl T Mi，波尸其卢|固:i rt小，InstLizes a + |5 XObj ects+ t5 xLLLjLqI13J Simulation Objsets for ejl_+bK业i虺I业匾Instance and Process IsObject NameValueData lypi sjl-tb Q gibi , OUt7：001010001Array 碰 inaS:01001Array 磴 inb3:01001Array4=二兰=; =114%一三5 皆293031323334353637383940414
12、2434445464748%505152535455reg 3:0 inlo;/ Outputs wire 7:0 out;/ Instantiate the Unit Under Bjl UUt ( ina(inaf inb (inb, out(outinitial begin/ Initialize Inputs ina. = 9;irib =9;/ Wait 100 ns for global i #100;/ Add stimulus hereendendirioduleXOLj ects+ fi1 X5=29reg 3:0 inb;Simulation Objsets for ejl
13、_tb=303132/ Outputs wire 7:0 out;_rObject NameValueData Typi3334/ Ins taint late the Unit Under Test (UUT)/ out7：010000111Array35si1 uut tina3:01001Arrays3 6 ina(inaf宙 inb3:01111Array37 inb(inbf433 out(out39);40用41initial begin%42/ Initialize Inputs43ina. = 9;O44inJo = 15;&4546/ Wait 100 ns for global reset： to finise47#100;43
