《离子注入课程设计》由会员分享，可在线阅读，更多相关《离子注入课程设计（16页珍藏版）》请在金锄头文库上搜索。
1、燕山大学课程设计说明书题目：利用SILVACO设计MOS器件及其性能模拟学院（系）：理学院年级专业：08级电子信息科学与技术学 号：080108040028学生姓名：杨丹指导教师：郭得峰教师职称：讲师燕山大学课程设计（论文）任务书院（系）：理学院基层教学单位：电子信息科学与技术学号080108040028学生姓名杨丹专业（班级）08级微电子设计题目设计技术参数利用SILVAC0设计mos器件及其性能模拟，离子扩散、离子注入过程模拟 要精确；光刻、氧化、淀积、离子注入、刻蚀、热退火、金属化等步骤要完整 精确。设计要求通过阅读相关资料，了解目前集成电路工艺及模拟软件现状；了解工艺模 拟软件并学习S
2、ilvaco软件；利用Silvaco软件进行MOS器件的设计及其性能 模拟；分析数据，获得工艺参数对MOS器件的影响规律。工作量1. 一周时间选定课题并查阅相关资料；2. 一周时间设计步骤；3. 一周时间完成程序的编写与调试；4. 一周时间整理数据，完成分析及报告书。工作计划1. 选定课程工艺设计题目并查阅相关资料；2. 设计实验步骤；3. 编写与调试程序；4. 整理资料完成实验报告。参考资料指导教师签字基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。年 月 日共15页第2页利用SILVACO设计MOS器件及其性能模拟Using SILVACO to desi
3、gn MOS device and its performance Simulation摘要：离子注入首先是作为一种半导体材料的掺杂技术发展起来的，它所 取得的成功是其优越性的最好例证。低温掺杂、精确的剂量控制、掩蔽容 易、均匀性好这些优点，使得经离子注入掺杂所制成的几十种半导体器件 和集成电路具有速度快、功耗低、稳定性好、成品率高等特点。对于大规 模、超大规模集成电路来说，离子注入更是一种理想的掺杂工艺。如前所 述，离子注入层是极薄的，同时，离子束的直进性保证注入的离子几乎是 垂直地向内掺杂，横向扩散极其微小，这样就有可能使电路的线条更加纤 细，线条间距进一步缩短，从而大大提高集成度。此外，
4、离子注入技术的高精度和高均匀性，可以大幅度提高集成电路的成品率。随着工艺上和理 论上的日益完善，离子注入已经成为半导体器件和集成电路生产的关键工 艺之一。在制造半导体器件和集成电路的生产线上，已经广泛地配备了离 子注入机。Abstract:Ion implantation is used as a semiconductor material is doped technology developed, its success is its superiority to the best example. Low temperature dopant, accurate dose contro
5、l, masking easily, good uniformity of these advantages, made by ion implantation doping made dozens of semiconductor devices and integrated circuits with high speed, low power consumption, good stability, high yield. For large, very large scale integrated circuit, ion implantation is an ideal doping
6、 process. As mentioned before, the ion implanted layer is very thin, at the same time, the ion beam straight into the guarantee of ion implantation is almost perpendicular to the lateral diffusion of doped inward, extremely small, so that it is possible to make the circuit lines more slender, line s
7、pacing further reduced, thereby greatly improving the degree of integration. In addition, ion implantation technology of high precision and high uniformity, can greatly improve the yield of integrated circuits. With the technology and theory of ion implantation has become increasingly perfect, semic
8、onductor devices and integrated circuit production of one of the key technologies. In the manufacture of semiconductor devices and integrated circuit production line, has been widely equipped with ion implantation machine.关键词:离子注入掺杂集成度直进性Keywords:MOS SIVACO Craft simulation Electrode正文：一.设计原理：1 离子注入
9、简介离子是原子或分子经过离子化后形成的，即等离子体，它带有一定量的电 荷。可通过电场对离子进行加速，利用磁场使其运动方向改变，这样就可以控 制离子以一定的能量进入wafer内部达到掺杂的目的。离子注入到wafer中后, 会与硅原子碰撞而损失能量。能量耗尽离子就会停在wafer中某位置。离子通 过与硅原子的碰撞将能量传递给硅原子，使得硅原子成为新的入射粒子，新入 射离子又会与其它硅原子碰撞，形成连锁反应。图一离子注入o o o o O杂质在wafer中移动会产生一条晶格受损路径，损伤情况取决于杂质离子 的轻重，这使硅原子离开格点位置，形成点缺陷，甚至导致衬底由晶体结构变 为非晶体结构。离子射程就
10、是注入时，离子进入wafer内部后，从表面到停止所经过的 路程。入射离子能量越高，射程就会越长。投影射程是离子注入wafer内部的 深度，它取决于离子的质量、能量，wafer的质量以及离子入射方向与晶向之 间的关系。有的离子射程远，有的射程近，而有的离子还会发生横向移动，综 合所有的离子运动，就产生了投影偏差。2. MOS管的的基本工作原理及性能以增强型NMOS为例，简单介绍一下MOSFET器件的工作原理。图3是增强 型NMOS晶体管的直流伏安特性曲线.(l)VGS小于等于0J若栅极和源极间中显示的是VGS = 0的 掺有P型杂质的衬底非饱和区f饱和区 压VGS小于等于0. NMOS结构图如图
11、4(a)所示(图靠背的结。如果在源极和漏极间外加一电压VDS(漏极接电源正端，源极接电源负端)，由于源区和漏区之间存在反 偏的PN结，源漏间阻抗很大，只有很小的PN结泄漏电流，因此漏极和源极之 间的电流近似为零，对应图3特性曲线上的截止区。(2) 沟道的形成和阈值电压：线性区导电沟道的形成：如果在栅极加一个小的正向电压，使VGS0,则栅 极上的正电荷在栅氧化层中产生一垂直电场。在此电场的作用下，栅氧化层下 面的P型衬底表面将感生负电荷。即带负电的电子被吸引到半导体表面，而带 正电的空穴被排斥离开表面。由此可见，在与栅极垂直的电场作用下，对栅极 下面衬底表面的电荷进行了调制，使表面处空穴密度远低
12、于衬底内部的空穴密 度，从而导致表面处形成载流子耗尽区。图3. MOS晶体管的工作原理图随着VGS的增加，垂直电场增强。栅氧化层下方的P型衬底表面的空穴进 步被排斥，更多的电子被吸引到表面，可能造成表面电子密度大于空穴密度 的情况，使栅氧化层下面的衬底表面出现反型层。即从原来的P型转变为N 型。它是栅极外加垂直电场感生作用的结果。由于反型层是以电子为载流子的 N型薄层，就在N+型源区和N+型漏区问形成了通道，称为沟道，如图4(b)所 /示O特性曲线上的过渡区：在VDS较小时，沿沟道方向沟道截面积不相等的 现象很不明显，这时的沟道相当于是一个截面积均匀的电阻，因此源漏电流 ID随VDS几乎是线性
13、增加的，这就是上面讨论的图3所示特性曲线上0A那一 段线性区范围。随着VDS的增加，沿沟道方向沟道截面积不相等的现象逐步表现出来，如 图4(b)所示。而且随着VDS的增加，漏端处沟道和衬底之间的PN结耗尽层加 宽，沟道变窄，沟道电阻增大，使ID随VDS增加的趋势减慢，偏离直线关系, 对应图3所示特性曲线上B点附近那一段范围。(3) 、沟道的夹断：饱和区沟道夹断：随着VDS的进一步增加，漏端沟道进一步变窄。当VDS增加 到使漏端沟道截面积减小到零时，称为沟道“夹断”，如图4(c)所示，这时MOS 晶体管的工作状态对应图3所示特性曲线上C点。饱和区：出现夹断时的VDS称为饱和电压VDsat,记这时
14、的电流为IDsat。 如果VDS再增加，虽然VDSVDsat,由于这时漏端PN结耗尽层进一步扩大， 如图4（d）所示，使有效沟道区中的压降仍保持为VDsat,因此通过沟道区的电 流基本维持为IDsat。由于VDS大于VDsat后ID基本保持不变，因此称这一 区域为饱和区。当然，随着VDS的增大，夹断点逐步向源端移动，有效沟道长 度Leff将会变小，其结果将使ID略有增加，这就是沟道长度调制效应。只要 沟道长度较长，夹断后ID的增加非常缓慢.可以认为维持饱和。（4）击穿区如果VDS再继续增加，使漏端PN结反偏电压过大，导致PN结击穿，使 MOS晶体管进入击穿区。3、MOSFET的基本制造工艺第一
15、步是采用LOCOS技术形成氧化隔离区域,这个工艺序列类似于双极型 晶体管。热生长一层薄的垫层氧化物（约35nm），接着淀积一层氮化硅（约 150nm）。有源器件区域又光刻掩膜和硼沟道阻挡层来确定，并通过复合的氮化 硅氧化物层进行注入。通过刻蚀去除没有覆盖光刻胶的氮化物，再去除光刻胶 后，将晶片放置在氧化炉中，在去除氮化硅的区域生长一层氧化层（称为场氧 化），再注入硼离子。场氧化层的典型厚度是0.5-1刚。第二步是生长栅氧化层和调整阈值电压。先去除有源器件区域上的氮化硅 氧化层的复合物，在生长一层薄的栅氧化层（小于10nm）。对于增强模式的n 沟道器件，在沟道区域注入硼离子，已增加预定的阈值电压。对于耗尽模式的 n沟道器件，在沟道区域注入砷离子，以减小阈值电压。第三步形成栅。淀积多晶硅，并且通过扩散或注入磷来重掺杂，使其典型 的方块电阻为20-30Q。对栅长大于3Mm的MOSFET，这个阻值是合适的。对较 小尺寸的器件，可采用多晶硅化物作为栅极，其方块电阻可以减小到月1Q。 多晶硅化物是金属硅化物和多晶硅的复合物，如钨的多晶硅化物等第四步是形成源和漏。在栅极图形完成后，可以用栅极作为砷注入的掩膜， 以形成源和漏。源和漏相对于栅极而言，也具有子对准效应，此步骤中，由于 注入离子的横向扩散造成栅的重叠。如果在后序工艺中采用低温工艺保证横向 扩散最小化，则寄生的栅源和
