实验三加法器的设计与仿真一、 实验目的熟悉quartus ii仿真软件的基本操作，用逻辑图和vhdl语言设计加法器并验证二、 实验内容1、 熟悉quartus ii软件的基本操作，了解各种设计输入方法(原理图设计、文本设计、波形设计)2、 用逻辑图和vhdl语言设计全加器并进行仿真验证；3、用设计好的全加器组成串行 加法器并进行仿真验证；4、用逻辑图设计4位先行进位全加器并进行仿真验证；三、 实验原理1. 全加器全加器英文名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路， 称为一位全加器一位全加器可以处理低位进位，并输出本位加法进位多个一位全加器进 行级联可以得到多位全加器用途：实现一位全加操作 逻辑图真值表第1页共7页利用与或门设计的全加器，它只能做一位的加法，先预想好它的功能，写出真值表，就 可以根据这些来设计电路了2. 四位串行加法器逻辑图利用全加器的组合实现4位串行加法器，全加器只能对一位进行操作，将每一位的结果 传给下一位，就可以实现4位的加法器3. 74283： 4 位先行进位全加器(4-bit full adder)利用74283芯片实现的4位先行进位全加器比前两者功能更完善，它可以实现进位功能， 这个自己设计难度比较大，可以参照74283的功能表加深对它的理解，第 2页共 7页按照如下的逻辑图实现进位全加器。
逻辑框图逻辑功能表注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：［a1/a3］对 应的列取值相同，结果和值9 1/a 3］对应的运算是1=a1+b1和3=a3+b3请自行验证一 下2、c2是低两位相加产生的半进位，c4是高两位相加后产生的进位输出，c0是低位级加 法器 向本级加法器的进位输入四、 实验方法与步骤实验方法：第 3页共 7页采用基于fpga进行数字逻辑电路设计的方法采用的软件工具是quartusii软件仿真平台，采用的硬件平台是altera epf10k20ti144_4 的 fpga 试验箱实验步骤：？全加器1、编写源代码打开quartusii软件平台，点击file中得new建立一个文件编写的 文件名与实体名一致，点击file/save as以".vhd”为扩展名存盘文件vhdl设计源代码如下:数据流描述：2、按照实验箱上fpga的芯片名更改编程芯片的设置点击assign/device，选取芯片的 类型，选择“altera 的 epf10k20ti144_4”4、波形仿真及验证在编译成功后，点击waveform开始设计波形点击“ insert the node”, 按照程序所述插入节点，设置输入信号的波形，给予适当的信号激励，点击保存按钮保存。
然后进行功能仿真，选择菜单processing->generate functional netlist命令产生功能 仿真网表，选择菜单assignments-->setting下拉列表中选择simulator input，在右侧 的simulation mode下拉列表中选择functional，完成设置；选择菜单中的 processing->start simulation启动功能仿真，然后查看波形报告中的结果第4页共7页（2）编程下载及硬件测试：将实验板连接都电脑上，选择tools-->programmer命令 进入下载窗口，单击start进行下载当process栏中出现100%则下载成功4位串行加法 器1、 新建一个工程，工程名与文件名相同，将全加器的vhd文件复制到该工程下，在工 程中打开，并产生bsf，以将全加器作为一个子模块在该工程中调用2、 绘制逻辑图打开quartusii软件平台，点击file中得new建立一个文件，按照原 理中所述的逻辑图进行连接，点击file/save as以“.bdf”为扩展名存盘文件3、进行 全编译注】：后面的步骤与全加器相同，这里不再赘述。
4位先行进位全加器1、绘制逻辑图打开quartusii软件平台，点击file中得new建立一个文件，按照原 理中所述的逻辑图进行连接，点击file/save as以“.bdf”为扩展名存盘文件2、进 行全编译注】：后面的步骤与全加器相同，这里不再赘述五、实验结果与分析?全加器1、编译过程a）编译过程、调试结果首先是选择 processing-->analyze current file命令进行语法检查然后选择 processing-->start-->start analysis&synthesis命令进行综合 分析b）结果分析及结论：代码的书写、结构及逻辑都是正确的，编译成功2、功能仿真a）功能仿真过程及仿真结果功能仿真过程：点击 processings generate functional simulation netlist 产生仿真 网表，点击 assignmentsfsettingsf simulator settings， 在 simulation mode 下拉选项 中选择 functional，点击 ok点击 processings start simulation 进行功能仿真。
第5页共7页篇二：加法器数电实验报告三实验三加法器一、 实验目的1、 掌握用ssi器件实现全加器的方法2、 掌握用msi组合逻辑器件实现全加器的方法3、掌握集成加法器的应用二、 实验设备及器件1、数字逻辑电路实验板1块2、74hc(ls)00 (四二输入与非门)1片3、74hc(ls)86 (四二输入异或门)1片4、74hc(ls)153 (双四选一数据选择器)1片5、74hc(ls)283 (4位二进制全加器)1 片三、 实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一组合逻辑电路的特点，就是在任意 时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关本实验 是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路不考虑低位进位，只本位相 加，称半加实现半加的电路，为半加器考虑低位进位的加法称为全加实现全加的电路， 为全加器实现三个输入变量(一位二进制数)全加运算功能的电路称为1位全加器实现 多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采 用多个1位全加器并行相加，逐位进位的方式实验用器件管脚介绍：1、 74hc(ls)00(四二输入与非门)管脚如下图所示。
2、 74hc(ls)86 (四二输入异或门)管脚如下图所示3、 74hc(ls)153 (双四选一数据选择器)管脚如下图所示4、 74hc(ls)283 (4位二进制全加器)管脚如下图所示四、 实验内容与步骤1、 用门电路实现全加器(基本命题)参照表达式si=a i ? bi ?ci ci+1 = ( a i ?bi )ci+a i bi其中为本位和，si为 低位向本位的进位，ci+1为本位向高位进位，设计用与非门74hc(ls)00及异或门74hc(ls)86 实现1位全加器的实验电路图，搭接电路，用led显示其输出，并记录结果在下表：12、 依次由abc输入信号，观察led的工作情况并记录注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭.2、 用数选器实现全加器(基本命题)是否与设计功能一致注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭3、 用全加器实现代码转换电路(扩展命题)设计用全加器74hc(ls)283实现8421码到余三码转换的实验电路图，搭接电路，用led 显示其输出，并记录结果在下表中b.依次由abc输入信号，观察led的工作情况并记录并与实验一中对比看逻辑功能 是 否与设计功能一致。
注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭五、 实验总结通过本次试验已经掌握门电路器件实现全加器的方法，并对集成加法器的应用有初步了 解，在实验过程中由于需要连接的线比较多，所以要格外小心在实验一中需要经过反演规 则将异或逻辑表达式反演为或非式实验二主要是用另一个方法实现全加器，注意数选器的 数据选择规律，输入的被选择项中最小项确定输出项实验三注意到输入信号的顺序问题和输出信号接入led的顺序，否则信号灯的显示会与 理论不符这时候不能急，重新确认一下输入和输出的信号是否对应tips：这次试验学会了很多，首先万用表很万能，要习惯用万用表检测线路 其次 做实验的正确方法是先画好电路图，按图接线，最后检测，所以元件问题根本不是问题，就 把他当个开关好了最后做实验需要小心谨慎，思维敏捷这个对万事都是准则篇三：八位加法器的设计实验报告八位加法器的设计实验报告学号： U200915272班级： 信息安全0901姓名： 方浏洋日期： 2011-5-2目录一、 实 验 概述 -2 -一 、设计思路 .. -3 -2.1 quartus ii 中74181 的 功能 分析 - 3 -2.2 8 位 先行加法器的设计 -3 -2.3 8 位 行 波进位加法器的设计 -4 -三、 实 验 内容 - 5 -3.18位先行加法器 3.2 - 5 -8位行波加法器 - 7 -3.3对先行进位和行波进位的时序分析 四、心得.. - 9 -体会 -11 --1 -一、实验概述利用eda软件分别设计一个先行进位和行波进位的8位加法器，分别对它们进行时序分 析，比较先行进位和行波进位在时间上的差异。
eda是电子设计自动化(electronic design automation)的缩写在eda平台上，设 计者可以用硬件描述语言完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、 综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等 工作利用eda工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作 可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出ic版图或pcb版图 的整个过程的计算机上自动处理完成本次实验将利用目前在国内比较流行的eda软件工具quartus iiquartus ii是altera 公司提供的fpga/cpld开发集成环境，界面友好，使用便捷，是最易用、易学的eda软件 在quartus ii上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程， 它提供了一种与结构无关的设计环境借助它，设计者能方便地进行设计输入、快速处理和 器件编程实验中，我通过原理图输入的方法来设计输入，然后对其进行仿真，验证器件的正确性， 最后对其进行时序分析，比较两种进位加法器在时间上的差异2 -二、设计思路2.1 quartus ii中74181的功能分析要求设计一个8位的加法器，为了方便，我采用了两个74181进行组合来实现8位加法 器的功能。
在quartusi中，74181元件的输入输出引脚与书上的略有不同图1示出了 quartus ii的元件库中的74181方框图与书上的。