《拔河游戏机设计报告模板》由会员分享，可在线阅读，更多相关《拔河游戏机设计报告模板（26页珍藏版）》请在金锄头文库上搜索。
1、拔河游戏机设计报告22020年4月19日文档仅供参考数字逻辑综合性实验设计报告 课程名称 数字逻辑实验 题目名称 电子拔河游戏机 班 级 0615 学 号 061518 学生姓名 孙晓行 同组班级 0615 同组学号 061517 同组姓名 孙静 指导教师 武俊鹏、孟昭林、刘书勇、赵国冬 06 月 摘 要电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排LED发光二极管表示拔河的“电子绳”。游戏双方各拥有一个比赛时使用的单脉冲按钮,参与者按动一次按钮就产生一个脉冲,谁按的频率快产生的脉冲就多,由发光的LED灯的左右偏移模拟拔河过程，LED灯的偏移方向和位移由比赛双方所
2、给出的脉冲数实时决定，该功能需要用计数电路经过加减计数来实现。当移动到某方的最后一个LED灯时，则该方获胜，连续比赛多局以定胜负。此次设计的电路，主要分为四部分：控制电路部分；计数电路部分；电子绳电路部分；计分器电路部分。其中控制电路部分主要由2个JK触发器和一个锁存器构成；计数电路主要由2个74LS192组成；电子绳电路由3个74LS138译码器，17个74LS04和17盏灯组成；计分器电路由两个74LS161计数器构成。关键词：“拔河”；开关；脉冲；LED灯；左右偏移；计分电路 目 录1 需求分析- 3 -1.1 基本功能要求- 3 -1.2 创新拓展功能- 3 -1.3 设计原理- 4
3、-2 系统设计- 5 -2.1 系统逻辑结构设计- 5 -2.2 系统物理结构设计- 9-3 系统实现- 14 -3.1 系统实现过程- 14 -3.2 系统测试- 14 -3.3 系统最终电路图- 15 -3.4 系统团队分工- 15 -4 总结- 17 -5 参考文献- 18 -1 需求分析1.1 基本功能要求电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排LED发光二极管表示拔河的“电子绳”。由甲，乙二人经过扳动开关使发光的LED管向自己一方的终点移动，当亮点移到任何一方的终点时，则该方获胜，连续比赛多局以定胜负。首先由裁判进行分数清零，清除上次比赛比分。然后
4、裁判经过搬动开关下达比赛开始命令，甲、乙二人经过扳动开关使发光的LED管向自己一方的终点移动，并阻止其向对方延伸。如果当点亮的LED管到达某一方的终点，则该方获胜。而且此时能经过自锁功能锁定电路，使甲、乙对开关的操作不输出脉冲信号，不对比分及发光LED灯产生影响。只有当裁判经过闭合开关打开开关，再次发出“比赛开始”命令时，才能开始下一局的比赛。某方终端LED灯发光即为获胜，记分电路会自动给该方加分一次，本游戏经过多次比赛确定胜负。1.2 创新拓展功能拔河游戏是模仿实际拔河的过程，其和实际的拔河有所不同，能够考虑经过倍频电路来实现单脉冲信号的“加速”，经过“秘技”的形式来“保赢”，而且“加速”过
5、程可控（可取消）。另外，还可对双方拔河队员的操控闲置时间进行控制，超过一定时间，报警并使游戏锁定或者复位。由于未找到其它组一起合作，此两种拓展对我们较有难度。故只是增加了LED灯的个数，由9个增加到了17个。应用了四位二进制可加减计数器74LS193和译码器74LS138的级联，加大了实验设计与连线的难度。1.3 设计原理如图所示，为此次设计的基本原理图，拔河由甲乙两人控制。经过数字逻辑实验箱上“0”“1”高低电平的输入来决定最后的输赢；经过信号输入电路将甲乙两人的输入传到电路中；经过控制电路控制时钟信号的输入。当输入有效输入信号时，计数器开始工作，开始计数。当甲输入有效信号时计数器加计数，当
6、乙输入有效信号时计数器减计数。译码器主要是将计数器的输出进行译码，实现每个输出端代表一个不同输入信号。计分电路用于记录并显示甲、乙双方比赛得分成绩。2 系统设计2.1 系统逻辑结构设计1. 控制电路设计：控制电路主要由2个JK触发器和一个锁存器构成。由于四输入与非门74LS10D两个输入为1，另一输入连接频率较高的时钟信号，则初始状态经过JK触发器的R端复位，输出Q=0，则JK均为1，扳动A，JK触发器“翻转”，输出Q=1，则JK=0，触发器“保持”而由于时钟信号发生器的频率远高于甲乙按开关的频率，经过JK触发器R端的复位，会马上出现Q=0，则实现了拨动开关能够一直产生脉冲。当最左端或最右端的
7、LED灯亮时，四输入与非门有一0输入，则输出为1，当JK都为0时，触发器“保持”扳动开关A或B对输出无影响，一局游戏结束。2. 计数电路设计：计数电路主要由2个74LS192组成。74LS192是10进制计数器，而17个灯泡需要17个状态，故需要2个74LS192级联，分别为00001-00010-00011-00100-00101-00110-00111-01000-01001-10000-10001-10010-10011-10100-10101-10110-10111。开始时裁判关闭R，预置端LD为0，预置1001（9），则经过译码器输出，使最中间的9灯亮，打开R，当减计数端输入1，加计
8、数端上升沿时计数器进行加计数，加计数端输入1，减计数端上升沿时计数器进行减计数。3电子绳电路设计：电子绳电路由3个74LS138译码器，17个74LS04和17盏灯组成。灯位的1-9对应5位二进制数的1-9，灯位的10-17对应5位二进制数的16-23，译码器的输出端先经过一个非门，再与LED灯连接。当进行加计数时,发光的LED灯向右方终点移动；进行减计数时，发光的LED灯向左方终点移动。4. 计分器电路设计：由于左右对称，因此在此只展示右端： 输 入输 出CTrCTpCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111计 数110保 持110保 持注：Q
9、CC= CTrQ0Q1Q2Q3 计分器电路由两个74LS161计数器构成，左边的四位二进制计数器74LS161的CP端与第一个非门的输入端相连，右边的74LS161的CP端与最后一个非门的输入端相连。从功能表第三行知，当开关打开时，CTrCTp1时，则对计数脉冲CP实现同步十进制加计数；而从功能表的第四行又知， CTr和CTp为计数控制端，当它们同时为1时，计数器执行正常同步计数功能；从功能表第一行知，当0（输入低电平），则不论CP端状态如何，四个数据输出端QA、QB、QC、QD全部清零。则实现开关控制比分清零的功能。2.2 系统物理结构设计A所需器材 数字逻辑实验箱 一台 芯片74LS112
10、 一个 芯片74LS00 一个 芯片74LS138 三个 芯片74LS04 四个 芯片74LS10 一个 芯片74LS192 两个 芯片74LS161 两个B芯片功能介绍1. 74LS112在74112中集成了两个边沿JK触发器，1开头的标号端是第一个JK触发器的相关引脚，2开头的标号端是第二块JK触发器的相关引脚。74112是下降沿触发的边沿触发器，也就是CP的下降沿时刻的J，K决定触发器的输出状态的变化。74LS112功能表：2 74LS1614位二进制同步计数器74LS161能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，能够串接计数器使用。74LS161的功能表：输
11、入输 出CTrCTpCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111计 数110保 持110保 持注：QCC= CTrQ0Q1Q2Q3 3 74LS192双时钟方式的十进制可逆计数器74LS192的功能表：4 74LS13874LS138功能表：5 74LS1074ls10是常见的三3输入与非门电路3 系统实现3.1 系统实现过程首先裁判经过闭合计分器电路开关实现上一场比赛的清零操作，打开开关。之后闭合R，预置1001（9），使最中间的LED灯发光，打开开关。准备工作完成。开始比赛，甲、乙经过扳动电平开关，输出脉冲信号。其中甲使计数器进行加计数，发光L
12、ED灯向右移动；乙使计数器进行减计数，发光LED灯向左移动。当有一方LED灯移动到终端，即1灯或者17灯亮时，对应的计分屏得分加1。一局比赛结束，甲、乙再次扳动电平开关，则无现象。3.2 系统测试测试方案：为了能够准确的看出实验现象，将忽略其中一方的比赛实力，具体过程如下：将两方比分置零经过R让中间的灯亮，即裁判宣布比赛开始只让一方拨动开关，另一方不参与比赛观察灯亮的情况以及比分情况测试数据：发现灯逐次向那方的最后一个灯移动，当一局比赛结束后，那方的分数加一。测试结果分析：经过这个测试方案，能够明显的看出当一方的速率较快时电子绳电路中第9个灯便向那一方移动。3.3 系统最终电路图3.4系统团队
13、分工孙静：电路总体布局规划；资料收集；计数电路设计；电路连接；电路检测；PPT制作与演示。孙晓行：控制电路设计；计分器电路设计； multisim电路模拟；电路连接；电路修正；电路演示与解说。实物连线图：4 总结实验已接近尾声。在长达8节课程的数字逻辑实验课程上，我收获很多，知识上的，实践上的，这些都将成为我在数字电路上的垫脚石，引领我不断向前。在此我想总结下实验的历程，以及从中得到的收获。开始在电路思路上比较迷茫，不清楚如何实现具体拔河过程。特别是在拔河游戏机的控制电路设计上，根本毫无头绪。后来经过我们的讨论以及大量的查阅有关书籍资料，知道了拔河游戏机的控制电路的关键是信号在传输路径上的延时，而且利用这个延时产生的上升沿来得到计数的信号。另外在计数电路上，我们对芯片的选择比较头疼，如果使用四位二进制可加减计数器74LS193，就能够实现16进制加减计数，但我们
