《以太网MII接口类型大全》由会员分享，可在线阅读，更多相关《以太网MII接口类型大全（10页珍藏版）》请在金锄头文库上搜索。
1、以太网Mil接口类型大全MII是英文Medium Independent Interface 的缩写，翻译成中文是“介质独 立接口”，该接口一般应用于以太网硬件平台的 MAC层和PHY层之间，MII 接口的类型有很多，常用的有 MII、RMII、SMII、SSMII、SSSMII、GMII、 RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI 等。下面对它们进行 一一介绍。MII 接口：TX_ERhTX_EN:TX_CLKrTXD3;0.d瓯rMAC侧RX_DVPHY侧；K3：0L KLCLKCRSJCOLTXD3:0:数据发送信号，共4根信号线；RXD3:0:数据接收
2、信号，共4根信号线；TX_ER(Transmit Error): 发送数据错误提示信号，同步于TX_CLK ,高电平 有展，表示TX_ER有效期内传输的数据无效。对于 10Mbps加率下，TX_ER 不起作用；RX_ER(Receive Error): 接收数据错误提示信号，同步于 RX_CLK ,高电平 有森，表示RX_ER有效期内传输的数据无效。对于 10Mbps齿率下，RX_ER 不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在 TX_EN有效期内传的数据 才有效；RX_DV(Reveive Data Valid):接收数据有效信号，作用类型于发送通道的 TX
3、_EN ;TX_CLK :发送参考时钟，100Mbps速率下，时钟频率为 25MHz, 10Mbps速 率下，时钟频率为2.5MHz。注意，TX_CLK时钟的方向是从PHY侧指向MAC 侧的，因此此时钟是由PHY提供的。RX_CLK :接收数据参考时钟，100Mbps速率下，时钟频率为25MHz , 10Mbps 速率下，时钟频率为2.5MHz 0 RX_CLK也是由PHY侧提供的。CRS: Carrier Sense ,载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只在半双工模式下有效；COL ： Collision Detectd ,冲突检测信号，不需要同步
4、于参考时钟，只在半双工 模式下有效。Mil接口一共有16根线（TX_CLK, RX_CLK未记入）。RMII 接口：RMI1即Reduced Mil,是MH的简化板，信号线数量由MII的14根减少为7 根（CLK_REF为外部时钟源）。TXD|1:O|：数据发送信号线，数据位宽为2,是Mil接口的一半；RXD|1:O1：数据接收信号线，数据位宽为2,是Mil接口的一半；TX_EN（Transmit Enable）：数据发送使能信号，与MU接口中的该信号线功能 一痒；RX_ER（Receive Error）：数据接收错误提示信号，与Mil接口中的该信号线功 能一样；CLK_REF：是由外部时钟源
5、提供的50MHz参考时钟，与MII接口不同， MH接口中的接收时钟和发送时钟是分开的，而且都是由PHY芯片提供给MAC 芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载 波信号提取，所以在PHY层芯片内的数据接收部分需要设计一个FIFO,用来 协调两个不同的时钟。CRS_DV：此信号是由Mil接口中的RX_DV和CRS两个信号合并而成。 当介质示空闲时，CRS_DV和RE_CLK相异为的方式给出。当CRS比RX_DV 早结束时（即载波消失而队列中还看数据要传输时），就会出现CRS_DV在率位 元组的边界以25MHz/2.5MHz的频率在0、1之间的来回切换。因在，MAC能
6、够从CRS_DV中精确的恢复出RX_DV和CRSo在100Mbps速率时，TX/RX每个舟钟周期采样一个数据；在10Mbps速率 时，TX/RX每隔10个周期采样一个数据，因而TX/RX数据需要在数据线上保 留10个周期，相当于一个数据发送10次。当PHY层芯片收到有效的载波信号后，CRS_DV信号变为有效，此时如果 FIFO中还没有数据，则它会发送出全0的数据需MAC,然后当FIFO中填入 有效的数据帧，数据帧的开头是“101010 一”交叉的前导码，当数据中出现“01” 的比特时，代表正式数据传输开始，MAC芯片检测到这一变化，从而开始接收 数据，当外部载波信号消失后，CRS_DV会变为无
7、效，但如果FIFO中还有数据 要发送时，CRS_DV在下一周期又会变为有效，然后再无效再有效，知道FIFO 中数据发送完为 卫。SMII 接口：SMII即Serial MII ,串行MII的意思，跟RMII相比，信号线数据进 减少到3根；TXDMAC侧. RXp 一SYNC:CLK_ 施TXD :发送数据信号，位宽为1;RXD:接收数据信号，位宽为1;SYNC:收发数据同步信号，每10个时钟周期置1次高电平，指示同步。CLK_REF :所有端口共用的一个参考时钟，频率为 125MHz,为什么 100Mbps速率要用125MHz时钟？因为在每8位数据中会插入2位控制信号， 请看下面介绍。TXD/
8、RXD以10比特为一组，以SYNC为高电平来指示一组数据的开始， 在SYNC变高后的10个时钟周期内，TXD上依次输出的数据是：TXD7:0、 TX_EN、TX_ER ,控制信号的含义与 MII接口中的相同；RXD上依次输出的 数京是：RXD7:0、RX_DV、CRS, RXD7:0的含义与 RX_DV 有关，当 RX_DV 为有效时（高电平），RXD7:0上传输的是物理层接收的数据。当 RX_DV为兀效 时（低电平），RXD7:0上传输的是物理层的状态信息数据。见下表：CRSRX DVRXDORXD1RXD2RXD3RXD4RXDERXDGRXD7X0前一顿 接收错 误速率工 CP=10Mt
9、psJ 1=100Mbps取工工。二半理工 仁全取工连梯 。二无n l=OK源，舌法上 QWK, 1湍翎任1上半字节 口二无效丁 1:有效错谩载 子； 口二% 仁检测到1X1一个字节数据当速率为10Mbps时，每一组数据要重复10次，MAC/PHY芯片每10个周期采MAC/PHY芯片在接收到数据后会进行审/并转换。SSMII 接口：SSMII即Serial Sync MII ,叫串行同步接口，跟SMII接口很类似，只是收发使 用独立的参考时钟和同步时钟，不再像 SMII那样收发共用参考时钟和同步时 钟，传输距离比SMII更远。SSSMII 接口：SSSMII 即 Source Sync Ser
10、ial MII ,叫源同步串行 MII 接口，SSSMII 与 SSMII 的区别在于参考时钟和同步时钟的方向，SSMII的TX/RX参考时钟和同步时钟都是由PHY芯片提供的，而SSSMII的TX参考时钟和同步时钟是由 MAC芯 片提供的，RX参考时钟和同步时钟是由PHY芯片提供的，所以顾名思义叫源 同步串行。GMII 接口：与MII接口相比，GMII的数据宽度由4位变为8位，GMII接口中的控 制信号如 TX_ER、TX_EN、RX_ER、RX_DV、CRS 和 COL 的作用同 MII 接 口中的一样，五送参考钟 GTX_CLK和限收参考时钟 RX_CLK的频率均为 125MHz(1000
11、Mbps/8=125MHz)在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK ,它和MII接口中的TX_CLK 是不同的，MII接口中的TX_CLK是由PHY芯片提供 给MAC芯片的，而GMII接口中的GTX_CLK 是由MAC芯片提供给PHY芯 片的。两者方向不一样。在实际应用中，绝大多数 GMII接口都是兼容MII接口的，所以，一般的 GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK（两者的方向是不一 样的，前面已经说过了），在用作MII模式时，使用TX_CLK和8根数据线中 的4根。RGMII 接口：RGMII即Reduced GMII ,是RGMII的简化版本
12、，将接口信号线数量从 24根减少到14根（COL/CRS端口状态指示信号，这里没有画出），时钟频率仍 旧为125MHz, TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输 速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上 升沿发送GMII接口中的TXD3:0/RXD3:0,在参考时钟的下降沿发送 GMII 接口中的TXD7:4/RXD7:4 。 RGMI同时也兼容100Mbps和10Mbps两种速 率，此时参考时钟速率分别为 25MHz和2.5MHz。TX_EN信号线上传送 TX_EN和TX_ER两种信息，在 TX_CLK 的上升 沿发送TX_EN ,下
13、降沿发送TX_ER ;同样向，RX_DV信号线上或送RX_DV 和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV ,下降沿发送RX_ER。GTXCLK (atPHYJRXC (at PHY)r SETUP fTHOLD 则XTXD(7:4TXDp：0TXD7:4 TXDf3：ijT.SETUP f-T.HOLD f7XENTE RRTXENTXERRTXEINTXD744 T HAV fJ J月”卜： iRXD(7=4RXDt3=O/i i RXD(7M)X RXD(划I_SUAX J F t:FJ1 _口 MM v!RXRRR，RX_DVXRXERRX RX_DVR/ DVRX 口
14、RXD7;4：SGMII 接口：TXORXDft/CLKSGMII即Serial GMII ,串行GMII ,收发各一对差分信号线，时钟频率 625MHz,在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK由PHY提供，是可选的，主要用于 MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。收发都可以从数据中恢复出时钟。在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER 两比特 控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER两 比特控制信息，所以总的数据速率为 1.25Gbps=625Mbps*2.其实，大多数MAC芯片的SGMII接口都可
15、以配置成SerDes接口（在物理 上完全兼容，只需配置寄存器即可），直接外接光模块，而不需要 PHY层芯片， 此时时钟速率仍旧是625MHz,不过此时跟SGMII接口不同，SGMII接口速率 被提高到1.25Gbps是因为插入了控制信息，而 SerDes端口速率被提高是因为 进行了 8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中， 因为外面不接PHY芯片，止匕时8B/10B变换在MAC芯片中完成了。8B/10B变 换的主要作用是扰码，让信号中不出现过长的连“0”和连“ 1”情况，影响时钟信息的提取，关于8B/10B变换知识，我后续会单独介绍。TBI 接口:TBI即Ten Bit Interface的意思，接口数据位宽由GMII接口的8位增加到 10位，其实，TBI接口跟GMII接口的差
