加减法器的设计(共13页)

上传人:ni****g 文档编号:477412604 上传时间:2023-08-24 格式:DOC 页数:13 大小:200KB
返回 下载 相关 举报
加减法器的设计(共13页)_第1页
第1页 / 共13页
加减法器的设计(共13页)_第2页
第2页 / 共13页
加减法器的设计(共13页)_第3页
第3页 / 共13页
加减法器的设计(共13页)_第4页
第4页 / 共13页
加减法器的设计(共13页)_第5页
第5页 / 共13页
点击查看更多>>
资源描述

《加减法器的设计(共13页)》由会员分享,可在线阅读,更多相关《加减法器的设计(共13页)(13页珍藏版)》请在金锄头文库上搜索。

1、精选优质文档-倾情为你奉上摘 要本文运用数字电路知识来设计加减法器,在PROTEUS中仿真出电路原理图,通过控制开关的闭合来模拟数据的输入以及控制控制开关来选择加法器或者减法器。通过数码管的显示可以看到所输入的数据以及输入数据的运算结果。通过加减法器的课程设计,可以从中学习和巩固数字电路的相关知识。比如,减法器电路的设计,全加器芯片以及各种逻辑门器件的使用等等。关键字:加减法器;数码管;逻辑门;全加器;PROTEUS。专心-专注-专业目 录第1章 概述1第2章 方案设计22.1 设计要求22.2 方案设计22.3 设计原理3第3章 电路设计43.1 置数电路的设计43.2 加减法器电路的设计5

2、3.3 数码管显示电路的设计5第4章 仿真与调试64.1 系统仿真步骤64.2 系统仿真结果分析6总结8参考文献9致谢10附录11第1章 概述目前,随着社会经济的发展,运算是人们生活中必不可少的,因此设计性能可靠的计算器是很有必要的,当今的世界是信息时代,运算能力的强弱关系到获取信息的速度。这点对于人们很重要。不仅对于个人,对于国家的安全和发展也是极其重要的,它关系到国家的安全问题。从对信息处理的能力,可以看出一个国家的综合实力的强弱。所以,研究高性能的计算机是每个国家都十分重视的一件事情。它是一个国家综合实力提高的标志。我国在这方面已经取得了显著的进步,计算机的处理能力排名世界前列,有力的向

3、世界展示了中国力量,提高了我国的综合实力,尤其是为我国的各方面的建设和发展做出了巨大的贡献。因此,作为天之骄子的我们很有必要学好信息技术,努力成为国家所需要的人才,为国家的繁荣富强作出自己的贡献,为中华民族的伟大复兴尽一份自己的力量。从现在的微型机到巨型机的使用,我们发现现在的社会越来越离不开计算机,它在我们的日常生活中发挥着巨大的作用,对提高我们的生活质量起到很大的帮助作用。回顾计算机的发展历史,它已从以前的单一功能变得现在的多功能化,功能更变得越来越强大。正因为如此,它减少人们的工作了工作量,是人们从复杂繁琐的工作中得到极大的解放。我们也就更加多的其余时间来做我们自己想做的事情。因此,了解

4、并学习计算机的工作原理,对于我们更好的来应用计算机解决日常生活中的琐事会有很大的帮助。在以后的生活中,计算机会离我们的距离越来越近,也会越来越亲密。所以,现在储备一定的有关计算机方面的知识是很有必要的,它会在我们以后的工作生活中发挥巨大的作用。 第2章 方案设计2.1设计要求设计一个加减法器,能够满足4位二进制数的加减法运算,并将结果用数码管显示出来。2.2方案设计加减器的设计方案:先设计置数电路,通过单刀双掷开关可以设计出来,即若为加法运算,则把开关打到与地相连;若为减法运算,则把开关打到与电源相连。再设计加减法器电路,具体的设计请详见2.3电路原理中。然后设计数码管显示电路。注意,在设计数

5、码管电路中,需要注意数码管的接法,在接之前,应该区分数码管是共阳极还是共阴极。方案设计如下图2.1所示。图2.1 加减法器电路设计方框图2.3设计原理设计该加减法器,可以分为两部分来设计。一部分为加法器的设计,另一部分为减法器的设计。设计加法器可以用一块全加器集成芯片74283来完成,设计减法器可以转换成补码相加实现,即:X-Y=X补+-Y补。对于两位数的相加,如果相加结果大于9,进行加6运算,以使十位输出为“1”。对于如何实现用一块全加器集成芯片74283来实现加减法器的运算,因为Y的补码是其反码加1,Y的反码可以用异或门来实现,得到反码后利用四位二进制全加器74283实现X+Y的反码,并使

6、最低位进位位为1。异或门的其中一个输入端控制信号C,当C=1时,电路实现减法,当C=0时,电路实现加法。即同一个电路,控制信号C取值不同可以实现加法和减法操作。对于数据的输入,可以用开关的闭合和断开来实现高低电平从而完成数据的输入。对于用作加法器时,需要考虑是否有进位,这需要画出真值表从而得出逻辑表达式,从而选用各种门来实现判断进位的功能。该加加法器的电路设计中,如要用到与门,或非门,非门以及异或门。它们的真值表分别为表2.1与门逻辑真值表, 表2.2或非门逻辑真值表,表2.3 非门逻辑真值表,表2.4 异或门逻辑真值表。 表2.1 与门逻辑真值表ABL000010100111 表2.2 或非

7、门逻辑真值表ABL001010100110 表2.3 非门逻辑真值表AL0100 表2.4 异或门逻辑真值表ABL000011101110第3章 电路设计总的设计图见附录中总设计电路图,其它的分步设计电路图如置数电路的设计,加减法器电路的设计以及数码管显示电路的设计见下文。3.1置数电路的设计通过控制开关的闭合即可来表示二进制数。当开关与地相连时,表示的是低电平,即为“0”;当开关与电源相连时,表示的是高电平,即为“1”。具体电路的设计如下图3.1所示。图3.1置数电路设计3.2加减法器电路的设计加法器可以用一块全加器集成芯片74283来完成,设计减法器可以转换成补码相加实现,即:X-Y=X补

8、+-Y补。74283来实现加减法器的运算,因为Y的补码是其反码加1,Y的反码可以用异或门来实现,得到反码后利用四位二进制全加器74283实现X+Y的反码,并使最低位进位位为1。异或门的其中一个输入端控制信号C,当C=1时,电路实现减法,当C=0时,电路实现加法。具体电路的设计如下图3.2所示。图3.2加减法器电路设计3.3数码管显示电路的设计对于用做减法器使用时,不需要考虑进位问题,但是对于用做加法器使用时,需要考虑进位问题。如果两数相加的结果大于9,则需要将所得运算结果加6,再把其相加结果输出到低位的数码管显示。具体电路的设计如下图3.3数码管显示电路设计所示。图3.3数码管显示电路设计第4

9、章 仿真与调试4.1系统仿真步骤 1)系统各跳线器处在初始设状态。2)在PROTEUS中运行,先进行加法器的运算,即把C0置“0”,在进行减法器的运算,即把C0置于“1”。4.2系统仿真结果分析当做加法器使用时,输入二进制数“1001”和“0111”,即十进制数“9”和“7”,C0端置为“0”,即低电平,使其进行加法运算,可以观察到输出结果为“16”.,电路运行情况如图4.1所示。由此可见,该电路能够满足加法运算,实现了加法运算的功能。所以,加法器的设计是成功的。图4.1 运算9加7等于16当做减法器使用时,输入二进制数“1001”和“0111”,即十进制数“9”和“7”,C0端置为“1”,即

10、高电平,使其进行减法运算,可以观察到输出结果为“02”.,电路运行情况如图4.2所示。由此可见,该电路能够满足减法运算,实现了减法运算的功能。所以,减法器的设计是成功的。图4.2运算9减7等于02总结与体会通过本次的课程设计,我从中学到了很多东西。在设计的过程中,遇到了不少麻烦,但是经过自己的最终努力以及在老师的帮助下,还是圆满的完成了这次课程设计,达到了课程设计的目的。在设计电路时,遇到了不少问题,主要体现在以下几个方面:一是对数字电路知识不够熟练,对有些元器件不能够熟练应用,对其某些功能不是十分清楚。二是对所用软件PROTEUS不能够熟练掌握,有些元器件不能PROTUES元器件库中快速的找

11、到。从以上的问题中,我发现自己对所学知识不能够很好的做到学以致用,基础知识掌握的不够牢固。因此,在以后的学习当中,我会注意到这些问题,争取把所学知识牢牢的化为自己所用。在这次的课程设计当中,也十分感谢老师的指导以及同学们的帮助。我深深体会到团队的力量,只有发挥出团队的力量才能更好的,更快的完成任务。因此,在以后的学习生活当中,我会充分发挥团队的力量。参考文献 1 张克农,宁改娣.数字电子技术基础(第二版).北京:高等教育出版社,2010.2 张永瑞,陈生潭,高建宁.电路分析基础(第二版).北京:电子工业出版社,2009.3 江世明,黄同成.单片机原理及应用.北京:中国铁道出版社,2010.4 郭照南.电子技术与EDA技术课程设计.长沙:中南大学出版社,2010.5 http:/致谢感谢学院给我提供了一个锻炼自己独立完成任务的机会,使得我的动手能力和理论水平都有所提高。感谢老师充分相信我的能力,让我可以把自己能够顺利完成任务。感谢我的同学们,在面对我有那么多的难题时,耐心的跟我讲解,因为有他们帮助,我才能准时的完成这份课程设计。附录总设计电路图:

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 教学/培训

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号