《人多数表决电路》由会员分享，可在线阅读，更多相关《人多数表决电路（8页珍藏版）》请在金锄头文库上搜索。
1、实验十九 三人多数表决电路的设计一、设计目的1、掌握用门电路设计组合逻辑电路的方法。2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。3、要求同学们能够根据给定的题目，用几种方法设计电路。二、设计要求1、用三种方法设计三人多数表决电路。2、分析各种方法的优点和缺点。3、思考四人多数表决电路的设计方法。 要求用三种方法设计一个三人多数表决电路。要求自拟实验步骤，用所给芯片实现电路。三、参考电路设按键同意灯亮为输入高电平（逻辑为 1），否则，不按键同意 为输入低电平（逻辑 为 0）。输出逻辑为 1 表示赞成；输出逻辑为 0 表示表示反对。根据题意和以上设定，列逻辑状态表如表19-1。表 19
2、-1ABcF00000010010001111000101111011111由逻辑状态表可知，能使输出逻辑为1 的只有四项：第4、6、7、8 项。 故，表决器的辑逻表达式应是：从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门 关 系。因此，作逻辑图如下。图191三人表决电路经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。设计步骤前几 步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要 求选择合适的器件，并且画出原理图实现。四、实验设备与器件 本实验的设备和器件如下： 实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；实验器件：74LS00、74
3、LS20、74LS138、74LS153 等。五、实验报告要求1、写出具体设计步骤，画出实验线路。2、根据实验结果分析各种设计方法的优点及使用场合。实验二十 序列脉冲检测器的设计一、设计目的1、学习时序逻辑电路的设计与调试方法。2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。二、设计要求及技术指标1、设计一个序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。2、确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、成本的高 低及制作的难易等方面作综合比较。自拟设计步骤，写出设计过程，选择合适的芯片，完 成画出电路图。3、组成系统。在一定幅面的图纸上
4、合理布局，通常是按信号的流向，采用左进右出的规律 摆放各电路，并标出必要的说明。注意：还需设计一个序列脉冲产生器，作为序列脉冲检测器的输入信号。4、用示波器观察实验中各点电路波形，并与理论值相比较，分析实验结论。三、设计说明与提示图20-1串行输入序列脉冲检测器原理框图。它的功能是：对输入信号X逐位进行检测，若 输入序列中出现“110”，当最后的“0”在输入端出现时，输出Z为“1” ；若随后的输出 信号序列仍为“110”，则输出端Z仍为“1”。其他情况下，输出端Z为“0”。其输入输 出关系如下：时钟CP输入 X 01101110 输出 Z 00010001图20-1串行输入序列脉冲检测器原理框
5、图调试要点：1、分块调试，即先调试出序列脉冲产生器的电路，再调试序列脉冲检测器的电路。2、序列脉冲产生器和序列脉冲检测器应保证同步。脉冲发生器电路的形式很多，为使电路简单化，可以用十进制计数器的最高位作为输出四、实验设备与器件本实验的设备和器件如下： 实验设备：数字逻辑实验箱、双踪示波器、逻辑笔，万用表及工具；实验器件：74LS00、74LS112、74LS290、555定时器和电阻电容若干。 四、设计报告要求1、画出总体原理图及总电路框图。2、单元电路分析。3、测试结果及调试过程中所遇到的故障分析。实验十多路智力抢答装置一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉
6、冲源等单元电路的 综合运用。2、熟悉多路智力抢答装置的工作原理。3、了解简单数字系统实验、调试及故障排除方法。二、实验原理 图11-1为供四人用的智力抢答装置线路，用以判断抢答优先权。图1 1-1智力抢答装置原理图图中.为四D触发器74LS175,它具有公共置0端和公共CP端，引脚排列见附录；F?为 双4输入与非门74LS20； F是由74LS00组成的多谐振荡器；F是由74LS74组成的四分频 34电路，F、F组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位34开关S, 74LS175的输出QQ全为0,所有发光二极管LED均熄灭，当主持人宣布“抢答开14 始”后，首先作
7、出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门 f2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。三、实验设备与器件+ 5V直流电源；2、逻辑电平开关；逻辑电平显示器；4、双踪示波器；数字频率计；6、直流数字电压表74LS175、 74LS20、 74LS74 和 74LS00。四、实验内容与步骤1、测试各触发器及各逻辑门的逻辑功能。2、图11-1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平 示器。3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F及分频器F进行调试，调34整多谐振荡器10K电位器，使其输出脉冲频率约
8、4KHz,观察F及F输出波形及测试其频率。344、试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1 KHz。（1）抢答开始前，开关K、K、K、K均置“0”，准备抢答，将开关S置“0”，发光二1234极管全熄灭，再将S置“1”。抢答开始，K、K、K、，K某一开关置“1”，观察发光二极管1234的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变（2）重复（1）的内容，改变K、K、K、K任一个开关状态，观察抢答器的工作情况。1234（3）整体测试断开实验装置上的连续脉冲源，接入F及F,再进行实验。34五、实验预习要求若在图 11-1 电路中加一
9、个计时功能，要求计时电路显示时间精确到秒，最多限制为2分钟，一旦超出限时，则取消抢答权，电路如何改进。六、实验报告1、分析智力抢答装置各部分功能及工作原理。2、总结数字系统的设计、调试方法。3、分析实验中出现的故障及解决办法。实验十二 数字电子秒表一、实验目的1、学习数字电路中JK触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、学习电子秒表的调试方法。二、实验原理 图12-1为电子秒表的电原理图。按功能分成三个单元电路进行分析。1、控制电路图12-1中单元I为用集成JK触发器组成的控制电路为三进制计数器，图12-2为三进制计数器的状态转换图。其中00状态为电子秒表保持状态, 0 1
10、状态为电子秒表清零状态, 10 状态为电子秒表计数状态。JK触发器在电子秒表中的职能是为计数器提供清零信号和计数信号。注意：调试的时候先对JK触发器清零。2、时钟发生器图12-1 电子秒表原理图图12-1中单元II为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节 电位器Rw，使在输出端3获得频率为50HZ的矩形波信号，当JK触发器Q2= 1时，门5开 启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器的计数输入端CP。Z 2图12-2 JK触发器组成的三进制状态转4、计数及译码显示二一五一十进制加法计数器74LS90构成电子秒表的计数单元，如图12-1中单元 III所示。其中
11、计数器接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端 Q3取得周期为的矩形脉冲，作为计数器的时钟输入。计数器及计数器接成8421码十 进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示秒；1秒计 时。注：集成异步计数器74LS9074LS9 0是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以 作五进制和十进制加法计数器。图12-3为74LS90引脚排列，表12-1为功能表。表12-1输入输出功能清0置9时钟Q Q Q Q3210R 、R (2)S 、S (2)99CP CP1 21 10XX0XX0 0 0 0清00XX01 1XX10 0 1
12、置90XX00XX0; 1Q0输出二进制计数1 ;Q3Q2Q1输出五进制计数；QAQQQQ输出32108421BCD 码十进制计数Q；DQQQQ输出03215421BCD 码十进制计数1 1不变保持通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R (1)、R (2)00对计数器清零，借助S (1)、S (2)将计数器置9。其具体功能详述如下： 99(1) 计数脉冲从CP输入，Q作为输出端，为二进制计数器。10(2) 计数脉冲从CP2输入，0円期作为输出端，为异步五进制加法计数器。(3) 若将CP和Q相连，计数脉冲由CP输入，Q、Q、Q、Q作为输出端，则构成异步2013
13、2108421码十进制加法计数器。(4) 若将CP与Q相连，计数脉冲由CP输入，Q、Q、Q、Q作为输出端，则构成异步132321二五混合进制计数器。(5) 清零、置9功能。1) 异步清零；S9(D、S9中有“”时，实现异步清零功能，即Q3Q2Q!Q0当R (1)、R均为“1”=。2) 置9功能；R(1)、R中有“时，实现置9功能，即QQQQ=11。32 1 + 5V直流电源；2、双踪示波器；直流数字电压表；4、数字频率计；单次脉冲源；6、连续脉冲源；逻辑电平开关；8、逻辑电平显示器译码显示器；1、74LS00X2、5501、3、5、7、9、当S (1)、S均为“199三、实验设备、74LS90
14、X3 和 74LS112、电位器、电阻和电容若干。四、实验内容与步骤 由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使 电路逻辑清楚，接线较短。实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基 本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后, 再将有关电路逐级连接起来进行测试 ，直到测试电子秒表整个电路的功能。这样的测试方法有利于检查和排除故障，保证实验顺利进行。1、控制电路(JK触发器)的测试 测试方法为:加三个单脉冲,看是否完成类似图12-2的三个有效状态的一次循环。2、时钟发生器的测试测试方法参考实验十五，用示波器观察输出电压波形并测量其频率，调节R,使输出W矩形波频率为5Hz3、计数器的测试(1)计数器接成五进制形式，R (1)、R (2)、S (1)、S (2)接逻辑开关输出插口，CPOO992接单次脉冲源工匚接高电平“1, Q3Q接实验设备上译码显示输入端D、C、B、A,按表
