《简易数字频率计电路设计说明》由会员分享，可在线阅读，更多相关《简易数字频率计电路设计说明（16页珍藏版）》请在金锄头文库上搜索。
1、 简易数字频率计电路设计 / 摘要请对容进展简短的述，一般不超过300字关键字：周期；频率；数码管，锁存器，计数器，中规模电路，定时器在电子技术中，频率是最根本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进展测试，比方机械振动的频率、转速、声音的频率以与产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。本章要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示。数字频率计主要由放大整形电路、闸门
2、电路、计数器电路、锁存器、数码管、时基电路、逻辑控制、译码显示电路几局部组成。目 录前言11.数字频率计的原理22.系统框图33.系统各功能单元电路设计33.1 时基电路设计33.2 放大整形电路43.3 逻辑控制电路53.4 锁存单元63.5 分频电路73.6 显示器73.7 报警电路84.系统总电路图10完毕语11参考文献12前言数字频率计是一种专门对被测信号频率进展测量的电子测量仪器。被测信号可以是正弦波、方波或其它周期性变化的信号。数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几局部组成。在传统的电子测量仪器中，示波器在进展频率测量时测量精
3、度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用围。在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。频率计被用来对各种电子测量设备的本地振荡器进展校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进展校准，还可以被用来对无线电台的跳频信号和频率调制信号进展分析。1.数字频率计的原理所谓频率，就是周期
4、性信号在单位时间 (1s) 变化的次数假设在一定时间间隔T测得这个周期性信号的重复变化次数为N，那么其频率可表示为 fx=N/T 。因此，可以将信号放大整形后由计数器累计单位时间的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几局部组成，清零信号锁存信号TN整形放大电路计 数 器锁 存 器译 码 器逻 辑 控 制 电 路显 示 器时 基 电 路闸 门图1 总体结构图2.系统框图图2 系统框图3.系统各功能单元电路设计3.1时基电路设计555定时器主要是与电阻、电容构成充放电电路，并由两个
5、比拟器来检测电容器上的电压，以确定输出电平的上下和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路RD1 是置零输入端。只要在 RD1 端加上低电平，输出端Uo便被置成低电平，不受其他输入端状态的影响。正常工作必须使 RD1 处于高电平。当U11 UR1.U12UR2时，比拟器C1 的输出U1 =0，比拟器C2的输出UC2=1，SR锁存器被置0，TD导通，同时U0 为低电平。当U11 UR2 时， UC2 =1，U1 =1 ,锁存器的状态保持不变，因而TD 和输出的状态也维持不变。当U11 UR1，U12
6、UR1，U12 UR2 时，UC2 =0，U1 =0,锁存器处于Q=Q1=1的状态，U0 为高电平，同时TD 截止。时基电路的作用是产生标准的时间信号，可以由555组成的振荡器产生，假设时间精度要求较高时，可采用晶体振荡器。由555定时器构成的时基电路包括脉冲产生电路和分频电路两局部。由个555定时器产生一个脉冲信号，将555定时器产生的脉冲信号送入逻辑控制电路，再由逻辑控制电路送入计数器本设计时基电路采用的是555振荡器产生1000HZ，周期为1ms的脉冲信号的电路如下图。图3时基电路电阻参数可以由振荡频率计算公式f=1.43/(R1+2R2)*C)根据计算公式f=1.43/(R8+2R10
7、)*C)，取C=1uF.f=1000HZ算得R8=0.86K R10=1K3.2放大整形电路放大整形电路可以采用晶体管 3DGl00和74LS00，其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进展放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进展整形，使之成为矩形脉冲。图4 放大整形电路图计算过程：Vce=0.5Vcc，Vcc=0.5V，得Vce=0.25VVce=Vcc-IcRe,IcQ=0.5A, IBQ=Vcc-VBEQ/Rb=0.025A 放大倍数= IcQ/IBQ =200 把信号Vi加到整形放大电路的输入端时，得到该级的输入电压U01 =A
8、U1 UP -UN ，其中AU1 是输入级的电压增益。U01 传送到中间级进展电压放大，从而在该级的输出端产生U02 = AU1 AU2 UP -UN . 输出级输出电压。施密特触发器是脉冲波形变换中经常使用的一种电路，输入信号从低电平上升的过程中电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。在电路状态转换时，通过电路部的正反应过程使输入电压波形的边沿变得很陡。利用施密特触发器的回差特性将它整形成规那么的矩形波。假设负向阀值取为，那么回差电压。整形后输出波形如图5所示。由于输入信号的干扰在输出中表现为2个矩形脉冲。假设减小负向阀值取为，那么回差电压。此时整形
9、后输出波形如图5所示，消去了干扰。当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-，输出电压发生突变，出现输出电压变化滞后现象。当Vi=0V时，即Vi12/3Vcc、Vi22/3Vcc、Vi21/3Vcc，此时定时器状态翻转为0，输出Vo=0，此后Vi继续上升，然后下降，只要不低于触发电位1/3Vcc，输出维持0不变。当Vi继续下降，一旦低于触发电位1/3Vcc后，Vi12/3Vcc、Vi21/3Vcc，定时器状态翻转为1，输出Vo=1。因为所选元器件的工作触发均由上下电平来实现，因此计频时需要对不同的波形来进展整形。该局部主要由一个555芯片来实现，在时
10、基电路产生的脉冲信号输入到放大整形电路，产生的波形如图4，完成由正弦波和三角波到方波的整形，为了便于观察和调试，在本电路中引进了一个示波器来进展观察。实验中截图如下：图5整形波形3.3 逻辑控制电路在时基信号完毕时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0信号。脉冲信号和清零信号两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。由74LS123的功能表可得当R=B=1的情况下，触发脉冲从A端输入，在触发脉冲的负跳变作用下输出端Q非可落得一正脉冲。前面时基电路产生的脉冲信号从B端输入在触发脉冲的负跳变作用下，输出端Q可获得一正脉冲, Q非端可获得一负脉冲
11、，其波形关系正好满足和V的要求。电路中的脉冲经由闸门进入下个单元工作。手动复位开关S按下时，计数器清“ 0 。 图6 逻辑控制电路3.4锁存单元锁存器是一种对脉冲电平敏感的存储单元电路，具有记忆功能。它们可以在特定输入脉冲电平作用下改变状态。锁存器的作用是将计数器在闸门时间完毕时所计得的数进展锁存，使显示器上能稳定地显示此时计数器的值闸门时间完毕时，逻辑控制电路发出锁存信号，将此时计数器的值送译码显示器。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。将计数器所得到的输出值输入到锁存器中，锁存器具有记忆功能，可以保持计数器得到的脉冲个数。正脉冲完毕后，无论D为何值，输出端Q的状态
12、仍保持原来的状态Qn 不变所以在计数期间，计数器的输出不会送到译码显示器。从计数器输入的脉冲个数保存在锁存器中，即当RD =1，LD=0时，电路工作在同步置数状态。RD =LD=EP=ET=1时，电路工作在计数状态，从电路的0000状态开场连续输入16个计数脉冲，电路将从1111状态返回0000状态，C端从高电平跳变到低电平，进位。锁存器上面的街头连接的是译码器，下面的接头接的是计数器，详情见总电路图 图7 锁存器单元3.5分频电路分频电路的作用：1、合理地分割各单元的工作频段；2、合理地进展各单元功率分配；3、使各单元之间具有恰当的相位关系以减少各单元在工作中出现的声干预失真；4、利用分频电
13、路的特性以弥补单元在某频段里的声缺陷5、将各频段圆滑平顺地对接起来。假设计数器输入的频率fo那么Qo,Q1,Q2,Q3端输出脉冲的频率依次为1/2fo 1/4fo 1/8fo 1/16fo 本设计分频电路采用的是10分频，即1/10。由于分频器的4位输出对应16种状态，每种状态是依次先后输出的，即不同状态对应不同的时间位置，而串并变换器输出两种状态，且串并变换器输出的4种状态与分频器的12种状态中的两种状态一样.由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间频率分别为1HZ，10HZ，100HZ，1000HZ，555振荡器产生1000HZ，周期为1ms的脉冲信号，需经分频才能得到
14、其他三个周期的闸门信号，可采用74LS160分别经过一级、二级、三级10分频得到。1.555振荡器产生的脉冲信号经由整形放大电路输入到74LS160U4到74LS160U3得到10ms的闸门时间. 2.再由74LS160U3到74LS160U2得到0.1s的闸门时间.3.最后由74LS160U2到74LS160U1得到1s的闸门时间. 计数器上面的接线连接的是锁存器，详见总电路图 图8分频电路3.6显示器该局部电路是由74LS138译码器和数码管组成的。用来显示所测频率，信号通过译码器输入到数码管，然后显示。74138是一种3线8线译码器 ，三个输入端CBA共有8种状态组合000111，可译出8个输出信号Y0Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。74138的输出是低电平有效，故实现逻辑功能时，输出端不可接或门与或非门，使能端G1为高电平有效，/G2,/G3为低电平有效，当其中一个为低电平，输出端全部为1。当D=0时，第一片74138工作，对00000111的输入信号进展译码输出。当D=1时，第二片74138工作
