《3D集成电路中的TSV技术概要》由会员分享，可在线阅读，更多相关《3D集成电路中的TSV技术概要（8页珍藏版）》请在金锄头文库上搜索。
1、3D集成电路中的TSV技术概要北京航空航天大学电子信息工程学院马志才1. TSV技术简介TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔 技术，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于T SV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺 寸最小，并且大大改善芯片速度和低功耗的性能，成为日前电子封装技术中 最引人注日的一种技术。如图1.1所示是4层芯片采用带载封装方法(tape car rier package，TCP)(见图1.1(a)和采用TSV方法(见图1.1(b)封装的外形比较。 业内人士将TSV称为继引线
2、键合(wire bonding)载带键合(TAB)和倒装芯片 (FC)乏后的第4代封装技术。旺连引线根芯片藤逸孔图1.1 TSV封装外形比较2. TSV及其技术优势a) 缩小封装尺寸；b) 高频特性出色，减小传输延时、降低噪声；c) 降低芯片功耗，据称，TSV可将硅锗芯片的功耗降低大约40%；d）热膨胀可靠性高。3.TSV的主要技术环节1）通孔的形成晶片上的通孔加工是TSV技术的核心，日前通孔加工的技术主要有两种， 一种是深反应离子刻蚀，另一种是激光打孔。激光技术作为一种不需掩模的工艺，避免了光刻胶涂布、光刻曝光、显影 和去胶等工艺步骤，已取得重大进展。然而，未来当TSV的尺寸通孔降到lOUm
3、 以下时，激光钻孔就面临着新的挑战。日前这两种技术的细节及其选择仍然在探索中，不过一些先期进入的厂商 已经推出相应的加工设备。此外，形成通孔后还有绝缘层、阻挡层和种子层的淀积以及孔金属化等工 艺技术。图3.1是6个芯片堆叠采用TSV封装的存储器示意图。谯基板A T5V 律储器图3.1采用TSV封装的存储器示意图2)晶片减薄如果不用于3D封装，日前0.30.4mm的晶片厚度没有问题，但如果晶片用 于3D封装则需要减薄，以保证形成通孔的孔径与厚度比例在合理范围，并且最 终封装的厚度可以接受。即使不考虑层堆叠的要求，单是芯片间的通孔互连技术 就要求上层芯片的厚度在2030pm，这是现有等离子开孔及金
4、属沉积技术比较 适用的厚度。日前较为先进的多层封装使用的芯片厚度都在100pm以下。未来 芯片厚度将达到25pm甚至更小。晶片减薄日前采用磨削加工，要经过粗磨、精磨和抛光等不同的加工工序。 晶片减薄技术中需要解决磨削过程晶片始终保持平整状态，减薄后不发生翘曲、 下垂、表面损伤扩大、晶片破裂等问题。3) TSV键合完成通孔金属化和连接端子的晶片之间的互连通常称为TSV键合技术。这 种技术采用的工艺有金属一金属键合技术和高分子黏结键合等，而日前以金属一 金属键合技术为主要方式，因为这种技术可以同时实现机械和电学的接触界面。 例如铜一铜键合在3504000C温度下施加一定压力并保持一段时间，接着在氮
5、 气退火炉中经过一定时间退火而完成TSV键合。现在这种TSV键合已经有相应 设备问世。图3.2是已经完成通孔处理并将多层芯片键合的TSV封装剖面图。图3.2 TSV封装剖面图4. TSV的技术关键3D IC技术继续向细微化方向发展，硅通孔3D IC互连尚待解决的关键技 术之一是通孔的刻蚀。TSV穿孔主要有两种工艺取向先通孔(via first)和 后通孔(via last)，前者是在IC制造过程中制作通孔，后者在IC制造完成之后 制作通孔。先通孔工艺又分为两种前道互连型和后道互连型。前者是在 所有CMOS工艺开始之前在空白的硅晶圆上，通过深度离子蚀刻(DRIE)实 现，由于穿孔后必须承受后续工
6、艺的热冲击(通常高于1000C)，因而多使 用多晶硅作为通孔填充材料；而后道互连型则是在制造流程中在制造厂实现 的，一般使用金属钨或铜作为填充材料。显然，先通孔方法必须在设计IC布 线之中预留通孔位置，在IC器件制造完成之后，在预留的空白区域进行穿孔， 一般采用激光钻孔的方式，通过电镀镀铜实现孔金属化，因而具有更好的导 电性能。这两种方法哪个会占据主导地位，以及其中诸多技术细节仍然需要 探索研究。在晶圆制造CMOS或BEOL步骤之前完成硅通孔通常被称作Via-first。此 时，TSV的制作可以在金属互连之前进行，实现core-to-core的连接。该方案 日前在微处理器等高性能器件领域研究较
7、多，主要作为SoC的替代方案。Vi a-first也可以在CMOS完成之后再进行TSV的制作，然后完成器件制造和后 端的封装。而将TSV放在封装生产阶段，通常被称作Via-last，该方案的明显 优势是可以不改变现有集成电路流程和设计。日前，部分厂商已开始在高端 的Flash和DRAM领域采用Via-last技术，即在芯片的周边进行通孔，然后进 行芯片或晶圆的层叠。Aviza公司David Butler 10月在SEMICON Europa期间的演讲中，比较了以 上两种最基本的集成方案（表1）。可以看出，Via-first工艺的设计需要在IC设 计阶段进行，对关键尺寸（CD）控制的要求比Via
8、-last制程更为严格。Lam Res earch公司3D IC刻蚀产品线资深产品经理Steve Lassig则认为，对于TSV工艺 开发，日前最需要的是业界尽早就最佳工艺集成方案达成共识。正是因为业界未 能达到共识，日前硅通孔技术可以说还处于开发的早期阶段。Via-hfiLCMOS或BEDL毫睹BEOl或皿相哮之后设计玲我把入后物开始|)M OMiujslwp1DM甄!测厂重要产格的CD推剃UI）控嘲可以而封霉软AR 3;1 到 If 1比 AK .1:1 到 15； 1晶料 A:牛:A f i m 和 Y vl 高通(Qualcomm)、美光(Micron)、台积电(TSMC)、日月光(ASE)等半导体大厂， 皆先后投入TSV 3D IC的研发行列，并各自提出不同TSV 3D IC解决方案，就是 希望未来能在TSV 3D IC市场争得一席之地。在终端产品持续朝向高度集成、小型化方向发展，亦将推动半导体技术更往 更高集成度持续投入研发，因此，半导体集成技术将从TSV 2.5D IC技术进展 至未来异质集成TSV 3D IC技术，甚至会进一步朝向TSV 3D加系统级封装(S ystem in Package； SiP)或 TSV 3D 加 TSV 2.5D ，乃至 TSV 3D 加 SiP 加 TSV 2.5D更多元的异质集成封装决解方案发展。
