《VGA说明书资料》由会员分享，可在线阅读，更多相关《VGA说明书资料（19页珍藏版）》请在金锄头文库上搜索。
1、目录目录 11 前言 12 VGA显示原理 23系统设计 63.1 设计前注意 63.2 显示控制模块 43.3 图像显示控制设计 63.31 设计概述 6行，场同步验证 83.4 VGA时序信号产生模块 错误！未定义书签。3.5 彩条信号产生模块 94仿真结果及说明 135 总结体会 14参考文献 15附录1:系统总体硬件原理图 161 前言EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分害9、综合、优 化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下 载等工作。EDA技术的出现，极大地
2、提高了电路设计的效率和可操作性，减轻了设 计者的劳动强度。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCALS言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构 和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电 路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和 CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPL开发来说，比较常用和流行的 HDL主要有ABEL-HDL AHDL和 VHDL回顾近30年电子设计技术发展历程，可将 EDA技术分为三
3、个阶段。(1) 七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局 布线，取代了手工操作，产生了计算机辅助设计概念。(2) 八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路 分析，自动布局布线，PCB后分析。(3) 九十年代为ESDA阶段，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高， 各种EDA软件界面千差万别，学习使
4、用困难，并且互不兼容，直接影响到设计环节间的 衔接。基于以上不足，人们开始追求：贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。目前的EDA产业正处在一场大变革的前夕，对更低成本、更低功耗的无止境追求和 越来越短的产品上市压力正迫使IC供应商提供采用0.13卩m或以下的千万门级的系统 芯片，而这些系统芯片的高复杂性设计更加依赖于 EDA供应商提供全新的设计工具和方 法以实现模拟前后端、混合信号和数字电路的完全整合。然而，这些新的需求为当代 EDA工具和设计方法带来了不少新的挑战与机会。例如，如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设
5、计规模，随着IC设计向千万门级以上规模发展，现有 EDA工具和方法必须进行升级。如何融合各 EDA供应商的工具，以便向IC设计界提供更高效 能和更方便的 RTL-to-GDSII或Conc-ept-to-GDSII 整合设计环境；为保证深亚微米 （0.13卩m或以下）和更低内核工作电压（1.8V或以下）时代的信号完整性和设计时序收 敛，必须采用新的设计方法。半导体工艺的每一次跃升都促使 EDA工具改变自己，以适应工艺的发展；反过来 EDAX具的进步又推动设计技术的发展。可以说 EDAX具是IC设计产业的背后推手。系统芯片（SOC正在迅速地进入主流产品的行列。由此引发的“芯片就等于整机” 的现象
6、，将对整个电子产业形成重大的冲击。种种迹象表明，整个电子产业正在酝酿着一场深刻的产业重组，这将为许多新兴的企业提供进入这一行业的最佳。2 VGA显示原理VGA（视频图形阵列）作为一种标准的显示接口得到广泛的应用，一般有专用芯片，本实验采用FPGA（现场可编程门阵列）设计VGA接口可以将要显示的数据 直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了成本。随 着显示技术的不断发展，在业界制定了多种显示协议标准。根据分辨率和刷新频率的不 同，显示模式的发展可分为： VGA（640 X 480像素）;SVGA（高级VGA，800X 600像 素）;XGA（可扩展图形阵列，1024X
7、 768像素）。本文可以识别各种刷新频率的上述显 示模式，并得到像素频率值，进一步应用于 A/D转换器采样模块处理中。RGB彷惱帀可（彳诩隐X卜，切関象HS | r1行同步头 场同步头图2-1行，场扫描时序示意图VGA显示图像原理：常见的彩色显示器，一般由CRT （阴极射线管）构成。彩色是由R， G， B （红：RED绿：GREEN蓝：BLUE）三基色组成。显示是用逐行 扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生R，G，B三基色，合成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，进 行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对
8、电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。它的行，场扫描时序示意图如图 2-1所示。现以正极性为例，说明 CRT的工作过 程:R，G，B为正极性信号，即高电平有效。当 VS=O, HS=O时，CRT显示的内容为 亮的过程，即正向扫描过程约为 26卩s,当一行扫描完毕，行同步 HS=1，约需6卩s; 其间，CRT扫描产生消隐，电子束回到 CRT的左边下一行的起始位置（X=0，丫=1）;当 扫描完480行后，CRT的场同步VS=1，产生场同步使扫描线回到 CRT的第一行第一 列（X=0，Y=
9、0处，约为两个行周期）。HS和VS的时序图。T1为行同步消隐（约为6卩s）; T2为行显示时间（约为26卩s）; T3为场同步消隐（两行周期）;T4为场显示时间（480行周期）3系统设计3.1设计前注意设计VGA图像显示控制需要注意两个问题：一个是时序的驱动，这是完成设计的 关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一个是VGA信号的电平驱动。显示控制器设计提示：显示器技术规格提供的行频一般在30 kHz45kHz（保守数据），场频一般在50 Hz75 Hz（保守数据）。针对以上保守数据，设计分 辨率为640 X 480的显示接口，以30 kHz的行频进行扫描时所需时钟频率为
10、：30 kHz X 800（行周期）=24 MHz，则场频为：30 kHz - 525（场周期）=5.14 Hz 。本实验实 现在显示器上显示彩条的设计，初始时GRB= “ 000 ”用记数器过一段时间使R取反， 即变为红色。这样就有黑、红彩条了。3.2显示控制模块显示控制模块是关键，因为它将输出行同步，场同步，以及三基色信号，并送往显 示器。对这五个信号的时序驱动，必须严格遵守 VGA工业标准，否则会损害VGA显示 器。普通的VGA显示器，其引出线共含5个信号：R, G, B:三基色信号HS:行同步信号VS:场同步信号VGAT业标准是 640X 480X 60HzVGAT业标准要求的频率：时
11、钟频率:25.175MHz（像素输出的频率）行频:31469Hz场频:59.94Hz（每秒图像刷新频率）VG/工业标准模式要求：行同步，场同步都为负极性，即同步头脉冲要求是负脉冲 行，场同步信号时序见图2-5HSHB图3-1 行，场同步信号时序图图3-1所示的就是VGA（640 480X 60Hz）图像格式的信号时序图。其点时钟（DCLK 的频率为25.175MHz其中HS表示行同步信号，HB表示行消隐信号，VS代表场同步信 号，VB代表场消隐信号。场周期为16.683ms,每场有525行，其中480行为有效显示行，45行为场消隐期。 场同步信号VS每场有一个脉冲，该脉冲的低电平宽度为 2行。
12、场消隐期包括场同步信 号，场消隐前肩（13行），场消隐后肩（30 行），共45行。行周期为31.87卩s，每显示行包括800点，其中640点为有效显示区，160点为行 消隐期（非显示区）。行同步信号HS每行有一个脉冲，该脉冲的低电平宽度为3.81卩s（即 96个DCLK和行消隐前肩行（19个DCLK）行消隐后肩（45个DCLK）复合消隐信号是行消隐信号和场消隐信号的逻辑与。在有效显示期复合消隐信号为 咼电平，在非显示区它是低电平3.3图像显示控制设计3.31设计概述行计数器对输入点时钟（25.175MHz）计数.在行计数器大于等于640小于800期间为 非显示区，行消隐信号为0,表示不显示图像
13、.因为一行共有800个点时钟，所以有效 显示区域为640个点时钟.在行计数器大于等于656小于752这段期间，行同步信号为 0,这是行同步头，共有96个点时钟.当行计数器计满800点，内部的行扫描结束提示 信号跳变为1,开始行计数器的新一轮计数。用场计数器对已扫描完的行进行记数。 当场使能信号为1时开始计数。在场计数器 大于等于480小于525这段期间为非显示区，此时场消隐为 0，因为一场共有525行， 所以从中间可以看出有效显示行为 480行。在场计数器大于等于490小于492这段期间， 场同步信号为0，是场同步脉冲头，为2行。当场计数器计满525行，内部的场扫描提 示信号变为1,开始场计数
14、器的新一轮计数。将行消隐信号和场消隐信号逻辑与得到了复合消隐信号HVB在非显示区域为0,显示区域为1。在复合消隐信号显示区域，将数据传送给三基色信号R, G, B表示显示图像，在非显示区域则不显示图像。场同步信号产生方法类似，就不再给出详细程序。只是场计数器是对行计数，有效 显示行是480行。场同步为2 行,场消隐为45 行,并且要设置一个场使能信号 VENCNT. 当扫描完一行时，场使能信号为1时，此时在开始场计数。图3-2所示是计算机VGA （ 640 X 480 , 60Hz）图像格式的信号时序图，其点时钟DCLK为25.175MHZ场频为59.94Hz。图中Vsync为场同步信号，场周
15、期 Tvsync为 16.683ms每场有525行，其中480行为有效显示行，45行为场消隐期。场同步信号 Vs每场有一个脉冲，该脉冲的低电平宽度 twv为63卩s（ 2行）。场消隐期包括场同步 时间twv、场消隐前肩tvh （ 13行）、场消隐后肩tyh（ 30行），共45行。行周期THSYN（为31.78卩s，每显示行包括800点。其中640点为有效显示区，160点为行消 隐期（非显示区）。行同步信号HS每行有一个脉冲，该脉冲的低电平宽度twh为3.81卩s(即96个DCLK)行消隐期包括行同步时间twv，行消隐前肩the (19个DCLK和行 消隐后肩teh ( 45 个DCLK).共160个点时钟。复合消隐信号是行消隐信号和场消隐 信号的逻辑与，在有效显示期复合消隐信号为高电平，在非显示区域它是低电平。HsynoVsyncTveyncZAr_rrtvrm i i i rtr i i i Zz3BLANK1 2 34801 2 34801 2 3480480Tv syncVsync，HsyncBLANK3480*J 1 L2 3480、一I IISYMC
