《数字系统的逻辑电路分为两大类》由会员分享，可在线阅读，更多相关《数字系统的逻辑电路分为两大类（23页珍藏版）》请在金锄头文库上搜索。
1、数字系统的逻辑电路分为两大类，即组合逻辑电路和（ ）时序逻辑电路填空题 0.4 2 1时序电路的输出与（ ）有关。 当前输入和当前状态填空题 0.4 2 1组合电路中的险态是由于（ ）引起的门电路的延时填空题 0.4 2 1组合电路中的险态是由于（ ）引起的。门电路的逻辑关系 门电路的延时电路干扰 随机信号2选择题 0.4 2 4在数字逻辑电路中，高电平用“1”表示，低电平用“ 0” 表示 。F判断题 0.2 1 0功能相同的两个逻辑电路，若其中一个有险象，则另外一个也有险象 （ ）F判断题 0.2 1 0并不是所有的竞争都会产生冒险 （ ）T判断题 0.2 1 0设Si为一位全加器的和，（S
2、i）d为Si的对偶式，则有Si=（Si）d （ ）T判断题 0.5 7 0时序电路的结构特征是包含有存储元件。 （ ）T判断题 0.2 1 0设A，B均为一位二进制数，则它的半加和SH=AB+AB或AB （ ）T判断题 0.2 1 0功能相同的逻辑电路，若其中有一个有险象，则其它电路也有险象 （ ）F判断题 0.7 1 0从电路结构来看，组合逻辑电路具有哪两个特点？1）电路由逻辑门组成，没有存储器件，无记忆功能； 2）输入信号是单向传输的，电路中不存在任何反馈回路。问答题 0.4 10 0判断函数F=（A + B ）（A + C ）组成的逻辑电路是否存在冒险，若存在则消除可能出现的冒险 可以出
3、现险态，当B=1，C=1时，FA A,出现险态，通过增加冗余项来消除险态。 F=（A+B）（A+C）（B+C）分析题 0.6 10 0用基本公式和基本规则证明下列等式 ABC=ABC证明原式左边=ABC=ABC+ABC = A (B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C原式右边=ABC=A BC + A (BC) = A ( B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C原式左边=右边证明题 0.4 10 0用或非门实现函数F（A，B，C
4、，D）=M（0，1，2，3，8，12）d（4，5）A设计题 0.5 10 0用或非门实现函数 F（A，B，C，D）ABACADAD设计题 0.5 10 0设计一个代码转换电路，将一位8421BCD码转换成余3码。要求： 1）建立真值表 2）写出函数的最小项表达式 3）化简函数表达式 4）将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图）。真值表输入输出ABCDWXYZ000000110001010000100101001101100100011101011000011010010111101010001011100111001010dddd1011dddd1100dddd1101
5、dddd1110dddd1111dddd2)函数表达式W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)X(A,B,C,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15)Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15)Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15)3) 化简函数表达式W(A,B,C,D) = A+BC+BDX(A,B,C,D) = B C + B D + B C DY (A,B,C,D) = C D + C DZ(A,B,C,D) = D
6、3) 将表达式表示成“与非”形式W(A,B,C,D)= A+BC+BD = A B C B DX(A,B,C,D)= B C + B D + B C D = B C B D B C DY(A,B,C,D)= C D + C D =C D +C D Z(A,B,C,D) = D设计题 0.5 14 0用与非门设计一个组合电路，该电路输入为一位十进制821BCD码，但输入的数字为素数时，输出F为1，否则F为0。要求： 1） 建立真值表 2） 写出输出函数的最小项表达式 3） 化简函数表达式 4） 将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图） 输入输出ABCDF000000001
7、000101001110100001011011000111110000100101010d1011d1100d1101d1110d1111d设计题 0.5 17 0设计一个代码转换电路，将一位十进制数的余三码转换成2421码。要求：a) 建立真值表 b) 写出函数的最小项表达式 c) 化简函数表达式 d) 将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图）。输入输出ABCDWXYZ001100000100000101010010011000110111010010001011100111001010110110111110110011110000d0001d0010d1101d
8、1110d1111d设计题 0.6 16 0用与或非门设计一个BCD码变余3码的转换电路。（要求按设计步骤做，最后得到与或非形式的表达式即可，不要求画逻辑图）。输入输出ABCDWXYZ000000110001010000100101001101100100011101011000011010010111101010001011100111001010dddd1011dddd1100dddd1101dddd1110dddd1111dddd设计题 0.5 14 0用门电路设计一个比较两个两位二进制数A及B的电路，要求当A=B 时，输出F1。设A=x1x2 B=y1y2F = x1 x2 y1 y2
9、 + x1 x2 y1 y2 + x1 x2 y1 y2+ x1 x2 y1 y2设计题 0.5 10 0设计一个奇偶判别电路，其输入为一位十进制的BCD码。当输入为偶数时，电路输出为0；当输入为奇数时，电路输出为，如图所示。列出描述该电路的布尔函数真值表并得到最简代数式，并画出逻辑电路图。F奇偶判别电路CDAB 输入输出ABCDF000000001100100001110100001011011000111110000100111010d1011d1100d1101d1110d1111d设计题 0.4 10 0已知X=x1x2，Y=y1y2，其中x1，x2，y1，y20，1，试用与非门设计一
10、个判X Y的逻辑电路。要求：列出真值表 写出XY的表达式 卡诺图化简 用与非门表示化简后的函数表达式输入输出x1x2y1y2F00001000110010100111010000101101101011111000010010101011011111000110101110011111设计题 0.5 12 0某执行机构只有在接收到三路信息完全相同时才能正常工作，否则就会产生告警。（假设工作信息用“1”表示，告警信息用“0”表示）试用四选一多路选择器，设计一个满足上述要求的逻辑电路。 工作信息 F1 = A B C + A B C = m(0,7) 报警信息 F2 = A B C + A B C
11、 = m(1,2,3,4,5,6)四路选择器的输出 W = A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3欲使W=F1,则应有四路选择器的第一组 D0=C D1=0 D2=0 D3=CF2(A,B,C) = A B C + A B C + A B C + A B C + A B C + A B C = A B C + A B (C + C) + A B (C + C) + A B C欲使W=F2,则应有四路选择器的第二组 D0=C D1=1 D2=1 D3=C设计题 0.7 10 0判断函数F (A,B,C) = A B + A C是否发生竞争？竞争结果是否会产生险象？若可能产生险象，试用增加冗余项的办法消除会发生竞争，并导致险象，若增加一项BC可以消除险态即 F(A,B,C) = A B + A C + B C分析题 0.4 4 0判断逻辑函数 F = A C + A C D + B C D实现的逻辑电路是否存在冒险，若有，如何消除。 存在冒险 当A=B=D=1和 A=1 B=0 D=1时 F = C + C 消除的办法是增加冗余项 F = A C + A C D + B C D +A D CD AB 00 01 11 100011011100110000 00
