《触发器与时序逻辑电路》由会员分享，可在线阅读，更多相关《触发器与时序逻辑电路（35页珍藏版）》请在金锄头文库上搜索。
1、触发器与时序逻辑电路【重点】RS、D、JK触发器功能，集成触发器使用。【难点】集成触发器使用。12.1双稳态触发器双稳态触发器必须具备两个基本的特点；一是具有两个能自行保持的稳定状态，用来 表示二进制信号的0或1；二是不同的输入信号可以将触发器置成0或I的状态。12.11基本RS触发器的电路结构和动作特点基本RS触发器是由两个与非门交叉直接耦合组成的，且这种交叉直接耦合形成闭环 的正反馈，使与非门的两个输出端Q和Q有稳定的输出信号1和0或0和1,且在两个输 入端S和R上输入信号，可以很方便地将触发器输出端的信号置成1或0。RS触发器的工作原理。触发器输出端Q的状态来定义触发器的状态。当触发器的
2、输出端Q为高电平信号1 时，称触发器的状态为1；当触发器的输出端Q为低电平信号0时，称触发器的状态为0。 把触发器接收信号之前所处的状态称为现态，用Qn和页表示；把触发器接收信号之后 所处的状态称为次态，用Qn+1和Qn+1表示。反映次态Qn+1和现态Qn与R、S之间对应 关系的表格称为特性表。用特性表可直观地描述触发器的动作特点，E QRgn-l功能n001*;x0a11*&00iia100fl11a aa11111a0记忆S1111CRQ当输入变量R =0、S =1时，不管现态Qn是1还是0,因R端所在的与非门遵守“有0出1”的逻辑关系，所以Q n+1 =1,该信号与S =1信号与非的结果
3、使次态Q n+1都等于0。 触发器的这个动作过程称为置0或复位，所以触发器的输入端R称为复位端当输入变量R =1、S =0时，不管现态Qn是1还是0,次态Qn+1都等于1。触发器的 这个动作过程称为置1或置位，所以触发器的输入端S称为置位端。当输入变量R =1、S =1时，触发器的次态Q n+1等于现态Q n，触发器的这个动作过 程称为记忆。因触发器具备记忆的功能，所以触发器在数字电路中作为记忆元件来使用。当输入变量R =0、S =0时，不管现态Qn是1还是0,次态Qn+1和Qn+1同时都为1。 该状态既不是触发器定义的状态1,也不是规定的状态0,且当R和S同时变为1以后， 无法断定触发器是处
4、在1的状态还是处在0的状态。为了区别于稳定的状态1,用符号“1”来表示。因为这种状态是触发器工作的非正常 状态，是不允许出现的。So i保持；羞1；保持I置。床充如不定I1 ;不走触。基本RS触发器除了可由与非门组成外,由或非门组成的RS0 0 00 0 1 a 1 a ail1 a a1 a 1110ill记忆00I4I4下不可用12.1.2主从RS触发器及主从JK触发器基本RS触发器的输入信号直接加在输出门电路的输入端，在输入信号存在期间，触 发器的输出状态Q直接受输入信号的控制，所以基本RS触发器又称为直接复位、置位触 发器。直接复位、置位触发器不仅抗干扰能力差，而且不能实施多个触发器的
5、同步工作。 为了解决多个触发器同步工作的问题，发明了同步触发器。在触发器的输入端引入脉冲方波信号作为同步控制信号，通常称为时钟脉冲或时钟信 号，简称时钟，用字母CP(Clock Pulse)来表示，也称为CP控制端1.主从RS触发器主蝕垸器M触发器CP涉+1XXX0aXXX1i!000a1001110101101111100011c10i1101111主从RS触发器的动作特点是：在CP信号为高电平1时，主触发器的输入控制门G1和G2打开，输入的RS信号可 以使主触发器的输出状态发生变化；因为从触发器的输入控制门是低电平受限的，所以从 触发器的输入控制门g5和g6关闭，主触发器的输出信号Q和Q不
6、能输入从触发器， 因而不能使从触发器的状态发生变化，从触发器保持原态。当CP信号从高电平1跳变到低电平0时，CP信号将产生一个脉冲下降沿信号。当脉冲下降沿信号到来以后，主触发器的输入控制门G1和G2关闭，RS信号不能输入主触发 器，因而不能使主触发器的状态发生变化，主触发器保持脉冲下降沿到来时刻的信号Q 和Q ；从触发器的输入控制门g5和G6打开，主触发器的输出信号Q和Q输入从触发 器，使从触发器的状态发生变化。上面所描述的主从RS触发器的动作特点，说明主从RS触发器中从触发器的输出状 态是主触发器输出的延迟。Q n+1 = S + RQn根据特性表可得主从RS触发器的特性方程为RS = 0触
7、发器的输出有0和1两个稳定状态，规定在小圆圈内标注0表示触发器的状态0,在小圆圈内标注1表示触发器的状态1,并用箭头表示触发器状态转换的过程，箭头旁边的式子表示触发器状态转换的条件。根据这些规定制作的触发器状 态转换的过程图称为触发器的状态转换 图主从RS触发器的时序图R=0K=92.主从JK触发器134561&0r：G_就融发器&T主二川融发器疔脉冲相反主从JK触发器的特性方程为（时钟脉冲下降沿有效）Qn+1 = JQ n + KQnJ=14疋K=0主从JK触发器的状态转换图主从JK触发器的时序图K=112.1.3 D触发器CPCPClCPTGi皿融发器 CP ITGoCPXXt0a11因电
8、路中只有一个输入端D,所以该触发器又称为D触发器。D触发器也是一个主从触发器。+1二D触发器的状态转换图D触发器的时序图CP 12345 d-重点】时序逻辑电路的分析方法及电路分析。【难点】时序逻辑电路的分析。12.2 时序逻辑电路分析12.2.1 时序逻辑电路的基本分析方法 一般分析时序逻辑电路时给定的是时序逻辑电路，待求的是状态表、特性表、状态图 或时序图。分析时序逻辑电路的目的是确定已知电路的逻辑功能和工作特点。具体步骤如 下（1）写出方程 根据给定的时序逻辑电路图写出电路中各触发器的时钟方程、驱动方程和输出方程。 时钟方程：时序逻辑电路中各触发器 CP 脉冲的逻辑关系。驱动方程：序逻辑
9、电路中各触发器输入信号之间的逻辑关系。 输出方程：时序逻辑电路输出方程。（2）求状态方程 把驱动方程代入相应触发器的特性方程，即可求出时序逻辑电路的状态方程，也就是 各个触发器次态输出的逻辑表达式。（3）进行计算 把电路输入和现态的各种可能取值，代入输出方程和状态方程进行计 算，求出相应 的输出和次态。（4）画出状态图或列出特性表，画出时序图状态转换是由现态转换到次态；输出是现态和输入的函数；只有当CP触发沿到 来 时才会更新状态。（5）电路功能说明 说明电路的逻辑功能，或结合时序图说明时钟脉冲与输入、输出及 内部变量之间的 时间关系。12.2.2 时序逻辑电路分析举例 【例】 分析图示的时序
10、逻辑电路。次奁输出防辿n+10严Ler1F00004110010111010101101111111000000101010111010011111101CP(1)写出方程。各触发器的触发时钟是相同的Y = Q n Qn Qn- 0(2)求状态方程J=QnK=Qn0202J=Q nK=Q n1010J=Q nK=Q n21出。JK触发器的特性方程为2 1Q n+1 = JQ + KQ n将驱动方程分别代入特性方程，即可得Q n+1 = J Q n + K Q n = Q n Q n + Q n Q n00 00 02 0 2 0Q n+1 = J Q n + K Q n = Q n Q n +
11、 Q n Q n11 11 10 1 0 1Q n+1 二 J Q n + K Q n 二 Q n Q n + Q n Q n2 2 2 2 2 1 2 1 2 (3)进行计算=Q2n二Qin依次假设电路的现态，分别代入状态方程和输出方程进行计算，求出相应的次态和输(4)画出状态图和时序图(5)有效状态、有效循环、无效状态、无效循环、能自启动和不能自启动的概念在时序逻辑电路中，凡是被利用的状态都称为有效状态。凡是有效状态形成的循环都 称为有效循环。在时序逻辑电路中，凡是没有被利用的状态都称为无效状态。如果无效状态形成了循 环，这种循环就称为无效循环。在时序逻辑电路中，虽然存在无效状态，但它们没
12、有形成 循环，这样的时序逻辑电路称为能自启动的时序逻辑电路。若既有无效状态存在，它们之 间又形成了循环，这样的时序逻辑电路称为不能自启动的时序逻辑电路。本例中的电路就 不能自启动，即启动后可能进入无效循环中工作，而不能自动进入有效循环中。【重点】数据寄存器、移位寄存器功能、集成寄存器功能及应用。【难点】集成寄存器功能及应用。12.3寄存器可以寄存二进制码的器件称为寄存器。12.3.1数据寄存器根据D触发器的逻辑功能可知，寄存器可以由D触发器组成。为了提高使用的灵活性，在寄存器的集成电路中都有附加的控制信号输入端，这些控 制信号输入端主要有异步置0、输出三态控制和移位等功能。邑丧01Qd12.3
13、.2移位寄存器具有移位功能的寄存器称为移位寄存器。移位寄存器除了可以实现寄存数据的功能外，还可实现串、并行数据的转换。将一列串行数据1101从移位寄存器的数据信号输入端D输入，在触发脉冲的作用下, 串行数据逐个输入移位寄存器，经四个触发脉冲以后，四位串行数据全部输入移位寄存器, 移位寄存器内四个触发器FF3、FF2、FF、ff0的状态信号输出端的信号Q3Q2Q1Q0 =1101， 是一个并行的输出数据。再输出四个触发脉冲，并行数据1101又从移位寄存器的数据信 号输出端Y以串行数据的形式输出。并行输出串行输迅12.3.3集成寄存器为了便于扩展移位寄存器的功能和提高使用的灵活性，集成电路的移位寄存器产品通 常附加有左、右移位控制，并行数据输入，保持和复位
