计算机组成原理复习

《计算机组成原理复习》由会员分享，可在线阅读，更多相关《计算机组成原理复习（8页珍藏版）》请在金锄头文库上搜索。

1、1.计算机中有两股信息：一股是（控制流），即操作命令，其发源地是（控制器），它分散流向各个部件；另一股是（数据流），它受控制信息的控制，从一个 部件流向另一个部件，边流动边加工处理。2. 从器件角度看计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于冯（诺依曼位表示符号位）计算机。3. 利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。？ 错 这样的芯片叫 CPU4. 在计算机中，客观存在的事物或属性从某个角度看得到，就称为“透明”。？在计算机中，客观存在的事物或属性从某个角度看不到,就称为透明。5. 存储器系统的层次结构可以解决什

2、么问题？实现存储器层次结构的先决条件是什么？用什么度量？存储器层次结构可以提高计算机存储系统的性能价格比，即在速度方面接近最高级的存储器，在容量和价格方面接近最低级的存储器。 实现存储器层次结构的先决条件是程序局部性，即存储器访问的局部性是实现存储器层次结构的基础。 其度量方法主要是存储系统的命中率，由高级存储器向低级存储器访问数据时，能够得到数据的概率。6. 对计算机的软、硬件资源进行管理，是？的功能。（操作系统）7. 在计算机的层次结构中，为什么说硬件、软件的功能划分与逻辑上是等价的？ 硬件的功能可以用软件完成，软件的功能 可以用硬件完成8. PCI总线的基本传输机制是猝发式传送。利用（桥

3、）可以实现总线间的猝发式传送，使所有的存取都按CPU的需要出现在总线上。 PCI 允许多条总线（并行）工作。9. 在下列各种情况中，应采用异步传输方式的是？。CPU与I/O交换信息 CPU与PCI总线交换信息 CPU与存储器交换信息vJ/O接口与打印机交换信息10. 动态RAM和静态RAM都是易失性半导体存储器？ ？丁11. 什么是总线标准？为什么要设置总线标准？目前流行的总线标准有哪些？总线标准可视为系统与各模块、模块与模块之间的一个互连的标准界面。 解决系统、模块、设备与总线之间的不适应、不通用、不匹配的问题。ISA、EISA、PCI、AGP、RS-232C、USB总线中地址线的作用（ ）

4、。只用于选择存储单元V用于选择指定存储器单元和I/O设备接口电路的地址 由设备向主机提供地址 起到多路复用的作用12. 什么叫刷新？为什么要刷新？说明刷新有几种方法？ 刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。 刷新原因由于某些存储单元长期得不到访问，不进行存储器的读或写操作，其存储单元的原信息将会慢慢消失，为此必须采用定时刷新的方法。 常用的刷新方法有三种集中式、分散式、异步式。集中式：在规定的一个刷新周期内，集中安排一段时间进行刷新，此刻必须停止读或写操作；分散式：每行存储单元的刷新分散到每个存取周期内完成，无CPU访存死时间，不需停止读或写操作的死

5、时间； 异步式：是集中式和分散式的折衷。13. 什么是程序访问的局部性原理？局部性原理可分为哪几类,各有何特点？ 在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移 可能性大， 在一段小的时间间隔内，被访问过的某指令或数据，很快会被再次访问（时间局部性）；进程访问的地址空间往往集中在某个区域（空间局部性）。13 同步通信之所以比异步通信具有较高的传输速率，是因为（ ）。同步通信不需要应答信号且总线长度较短同步通信用一个公共的时钟信号进行同步同步通信中，各部件存取时间较接近V以上各项因素的综合结果14

6、. 在链式查询方式下，若有 n 个设备，则有（n）条总线请求信号有n-1条总线请求信号共用一条总线请求信号无法确定15. 简述同步通信与异步通信的区别？16. 动态 RAM 的刷新是以 ? 为单位进行的。宏观而论DRAM刷新是以行为单位进行的。从微观看DRAM的刷新却又是以存储单元为基本单位。17. 计算机使用总线结构的主要优点是便于实现积木化，同时？。减少了信息传输量 加重了系统的工作量 提高了信息传输的速度 减少了信息传输线的条数18. 决定总线由哪个设备进行控制称为（总线仲裁 ）；实现总线数据的定时规则称为（总线协议 ）。19. 根据连线的数量，总线可分为（串行）总线和并行总线，其中（串

7、行）总线一般用于长距离的数据传送20. 下列有关存储器的描述中，不正确的是?多体交叉存储器主要解决扩充容量问题 cache 与主存统一编址，即主存空间的某一部分属于 cache丁访问存储器的请求是由CPU发出的cache的功能全由硬件实现21. 某计算机字长为32位，其存储容量为8MB,若按双字编址，它的寻址范围是？22. 若磁盘的转速提高一倍，则?。丁平均定位时间不变 平均存取时间减半存储密度可以提高一倍平均找道时间增加一倍23. 在CRC校验中，接收端检查出某一位数据错后，纠正的方法是？通过余数的值由接收端自行纠正 请求重新发送 删除数据V以上均可以24. 在下列因素中，与 Cache 的

8、命中率无关的是?Cache的容量 Cache块的大小住存的存取时间以上说法都不对25. 采用串行接口进行 7 位 ASCII 码传送，带有1位奇偶校验位、1 位起始位和 1位停止位，当波特率为9600 波特时，字符传送速率 为? 9600/（7+1+1+1=10）=96026. 使用虚拟存储器是为了解决（内存空间不足）的问题，存储管理主要由（硬件和操作系统）实现，CPU （不直接）访问第二级存储器27. 对存储器的要求是（容量大）、（速度快）、（成本低）。 为了解决这三个方面的矛盾，计算机采用多级存储器体系结构。28. 磁盘存储器的记录方式一般采用?29. 由编码纠错理论得知，任何一种编码是否

9、具有检测能力D和纠错能力C,都与编码的最小距离L有关，则下列公式正确的是？L-1=D+C且DC即编码最小距离L越大，则其检测错误的位数D也越大，纠正错误的位数C也越大，且纠错能力恒小于或等于检错能力。30. 在虚拟存储器中，当程序正在执行时，由?完成地址映像。程序员编译器 V操作系统装入程序31. 动态RAM的刷新是以?为单位进行的。宏观而论DRAM刷新是以行为单位进行的。从微观看DRAM的刷新却又是以存储单元为基本单位。说明程序中断与调用子程序的区别？1. 子程序调用是预先安排好的，程序中断是随机发生的；2. 调用子程序，是为主程序服务的，而中断程序与主程序的程序毫无关系；3. 子程序是由调

10、用指令给出目标地址，中断是通过隐指令获得中断服务程序的入口地址32. cache是一种?存储器，是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术，现发展为（多级Cache）体 系，指令 cache 与数据 cache 分设体系。33. DMA传输方式中，周期挪用是窃取一个?作为DMA传输周期34. 下列情况中，？会发生DMA请求。任意时刻一次 I/O 操作结束总线空闲V 每个机器周期结束35. 试比较单重中断和多重中断服务程序的处理流程，说明它们不同的原因? 单重中断：开中断指令设置在最后“中断返回”之前，意味着在整个中断 服务处理过程中，不能再响应其他中断源的请求。 多重中

11、断：开中断指令 在 开中断指令设置在“保护现场”之后，意味着保护现场之后 意味着保护现场之后， 若有更高级别的中断请求， 若有更高级别的中断请求 CPU 以响应， 即再次中断现行的服务程序， 即再次中断现行的服务程序 转至新的中断服务程序，这是单重中断和多重中断的主要区别 转至新的中断服 序 这是单重中断和多重中断的主要区别。36. 计算机中设置cache的作用是什么？能不能把cache的容量扩大，然后取代现在的主存，为什么？答：计算机中设置Cache主要是为了加速CPU访存速度；不能把Cache的容量扩大到最后取代主存，主要因为Cache和主存的结构 原理以及访问机制不同（主 存是按地址访问

12、， Cache 是按内容及地址访问）。37. 多体交叉存储器主要解决扩充容量的问题? 多体交叉存储器主要解决内存的速度问题38. Cache的功能全由硬件实现?？ V39. 利用数据编码的最高位和次高位的进位状况来判断溢出，其逻辑表达式为V= COCl?40. 当-1X0 时，X =?原41. 在定点二进制运算器中，减法运算一般通过?来实现。补码运算的二进制加法器42. 为什么在海明码纠错过程中，新的检测位PPP的状态即指出了编码中错误的信息位？汉明码属于分组奇偶校验，P4P2P1=000,说明接收方生成的校验位和收到的校验位相同，否则不同说明出错。由于分组时校验位只参加一组奇偶校验，有效信息

13、参加至少两组奇偶校验，若果校验位出错，P4P2P1的某一位将为1,刚好对应位号4、2、1；若果有效信 息出错，将引起P4P2P1中至少两位为1,如B1出错，将使P4P1均为1，P2=0,P4P2P1=101,43. 流水线中相关问题是指在一段程序相邻指令之间存在某种关系，它影响指令的并行执行?44. 在微程序控制器中，机器指令和微指令的关系是?每一条机器指令由一条微指令来执行 每一条机器指令由一段用微指令组成的微程序来解释执行 一段微程序由一条机器指令来执行一条微指令由若干条机器指令组成45. 为了协调计算机系统各部件工作，需要有一个器件来提供统一的时钟标准，这个器件是? （时钟发生器）46.

14、 一条机器指令的执行可以与一段微指令构成的 ?相对应。微指令可由一系列 ? 组成（微程序，微指令）47. ？寻址方式对实现程序浮动提供了支持（相对寻址）48. 一个五级流水的处理器，当任务饱满时，它处理 5条指令的加速比是？（指令周期 机器周期 时钟周期）49. CPU 从主存取出一条指令并执行该指令的时间叫做，它常用若干个 来表示，而后者又包含若干个50. CPU 响应中断后可以立即响应优先级更高的中断请求（不考虑优先级的动态）？51. 在 CPU 中，跟踪后继指令地址的寄存器是？（程序计数器）设机器数字长为8位（含1位符号位），若A=+15, B=+24,求A-B补并还原成真值。设待校验的

15、数据为 101011，若采用海明码校验,其海明码为何？若采用 CRC 校验,且生成的多项式为 10011,则其 CRC 码为何？设有一个64KX8位的RAM芯片，试问该芯片共有多少个基本单兀电路（简称存储基兀）？欲设计 一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线的总和为最小 试确定这种芯片的地址线和数据线，并说明有几种解答。设一磁盘盘面共有200道，盘面总存储容量为1.6MB，磁盘旋转一周的时间为25ms，每道4个区, 各区之间有一间隙，磁头通过每个间隙需要1.25ms。磁盘通道所需最大传输率是多少？如在磁盘机与主机间设计一接口，磁盘读出数据串行送入一个移位寄存器，每当满 16 位后，向 处理机发出一个请求交换数据的信号。处理机响应该信号并取走移位寄存器的内容后，磁盘机再串行送 入下一个 16 位的字，如此继续工作。现在已知处理机在接到请求交换信号后最长响应时间是 3us， 问，该接口能否正确工作？是否需要改进？CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache 存取周期为40ns，主存存取周期为160ns。求：cache-主存系统的访问效率e。cache的命中率H。平均访问时间Ta。某指令系统字长为 16 位，地址码取 4 位，试