《微机原理考试复习题》由会员分享，可在线阅读，更多相关《微机原理考试复习题（10页珍藏版）》请在金锄头文库上搜索。
1、 试卷一: + E; W% K; a: L6 d一、选择题（ 每题3分，共30分 ） 1、某微机最大可寻址的内存空间为16MB，其CPU地址总线至少应有 条。. i9 p8 r- k p# R r A. 32 B. 16 C. 20 D. 24/ , 5 i4 l2 r7 L2、在8086宏汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是 。( U h, O8 L! m- 9 w1 h& R6 M A. 汇编指令 B. 伪指令 C. 机器指令 D. 宏指令3、微处理器系统采用存储器映像方式编址（统一编址）时，存储单元与I/O端口是通过 来区分的。A. 不同的地址编码 B. 不同的读控
2、制逻辑% r, y$ c- O/ s& F/ _C. 不同的写控制逻辑 D. 专用I/O指令! P) l. l9 Q4 p* w5 a4、若CPU地址线共16条，某存储芯片容量为2K，加在该存储器芯片上的地址线为 。A. A0A10 B. A0A11 C. A0A15 D. A0A165、从键盘输入的数据，通常以 形式表示的。A. 二进制 B. 十六进制 C. ASCII码 D. BCD码6、8086系统中，送给CPU的READY信号是由 芯片产生的。4 J& H9 b2 k3 M8 1 n7 K) L A. 8284 B. 8259 C. 8250 D. 8288$ p1 Q. |% S!
3、r 7、指令MOV AX,ES:BXSI中，源操作数的物理地址是 。 A. 16*(DS)+(BX)+(SI) B. 16*(ES)+(BX)+(SI) C. 16*(SS)+(BX)+(SI) D. 16*(CS)+(BX)+(SI)0 M9 v2 p h$ a# N8、IBM PC/XT开机后，中断向量表存放在 。 A. ROM地址高端 B. ROM地址低端 C. RAM地址高端 D. RAM地址低端 A2 w8 c2 L2 ?1 v0 B8 o; 9、动态RAM的特点是 。, G, n7 a3 / v+ h; m k 3 z+ A. 速度高于静态RAM B. 需刷新电路 S5 q2 w7
4、 G+ w& J ; F C. 集成度低于静态RAM D. 一般用于高速缓存10、一般查询I/O时总是按 次序完成一个字符的传输。 A. 写数据端口，读/写控制端口 B. 读状态端口，读/写数据端口 O K4 g% q R/ Y C. 写控制端口，读/写状态端口 D. 读控制端口，读/写数据端口& E3 M5 k! l9 x + & x, f! 5 d1 b( c* SQ二、填空题（ 每空4分，共40分 ）1、在8086系统中，若CS为0A000H，这代码可寻址的物理空间范围为0A0000H （ ）。9 % e* n5 P* |5 2 m2、指令MOV SI,2100H的源操作数寻址方式是（
5、），目的操作数寻址方式是（ ）。 3、列出两种目前普遍采用的总线标准（ ）、（ ）。4、已知ROM芯片容量为256*4位，则其地址端有（ ）位，数据端有（ ） 位。* x; ) y- c7 W+ ?9 P+ I8 Y) VN5、若(AL)=96H，(BL)=12H，则执行MUL BL指令后，结果为（ ）。三、简答题（ 每题10分，共50分 ）% n2 9 J9 G, C. n6 s1、微处理器内部一般有哪些基本部件组成？试简述它们的主要功能。: w3 A7 P: J L4 P2、列出8086/8088 CPU接口部件（BIU）和执行部件（EU）的主要组成及其寄存器。$ L h% A/ z -
6、I, i6 l3、设DS=4500H，AX=0508H，BX=4000H，SI=0320H。当8088 CPU在最小状态下执行指令MOV BX+SI+0100H,AX时，各控制信号IO/M、DT/R、/RD、/WR在有效期间的状态分别是什么？数据总线和地址总线上的数据分别是多少？4、常用存储器片选控制方法有哪几种？它们各有什么优缺点？ d, V- z9 C& t/ q5 g4 pa 5、比较软件、硬件和可编程定时/计数器用于定时的特点。! # e& Z$ K1 P P四、分析题（ 每题15分，共30分 ）) z+ k/ I0 ) k- l4 V 1、已知数据段定义如下： DSEG SEGMEN
7、T AT 1000H ORG 6 VAR1 DB 2,18 ORG $+2; m8 r( ( n# + l2 K2 o1 VAR DW 569AH2 W4 J% q- n7 Y DB AB; _* v3 Z8 c% j% u& p/ i/ e DSEG ENDS 用示意图说明该数据段的存储单元分配情况。8 h! b2 i7 M1 w9 s- E, D2 ?: c9 1 X& x; t2 s: 2、某微机存储系统如图所示。试写出每片存储芯片的地址范围，并说出ROM和RAM的存储容量。试题一答案 一、选择题（ 每题3分，共30分 ） 1、D 2、B 3、A 4、A 5、C 6、A 7、B 8、D
8、9、B 10、B二、填空题（ 每空4分，共40分 ）1、（1）111.101 （2）1011.0111、0AFFFFH、立即数寻址 寄存器寻址、ISA PCI （USB等）5、8 4、0A8CH三、简答题（每题10分，共50分 ）1、答：算术逻辑单元ALU（运算器）。对二进制进行算术和逻辑运算的部件；控制与定时单元（控制器）。发布操作命令的机构，执行程序时负责取出指令、分析指令、执行指令；内部总线负责在微处理器内部各部件之间传送信息，总线缓冲器用来隔离微处理器内部和外部总线，避免总线冲突；寄存器阵列用于临时存放数据和地址。、答：BIU：段地址寄存器CS、DS、SS、ES； 16位指令指针寄存器
9、IP；20位地址加法器； 输入输出总线控制逻辑等。：运算器； 控制器；通用寄存器AX、BX、CX、DX； 专用寄存器BP、SP、SI、DI； 16位标志寄存器FR。3、答：IO/M低、DT/R高、/RD高、/WR低； 数据总线：0508H； 地址总线：49420H。、答：线选法：CPU高位地址不经过译码，直接分别连接各存储芯片的片选端以区别各芯片的地址。连线简单，不需译码器；但容易产生地址冲突，且地址空间不连续。全译码：所有高位地址全部参与译码，译码输出作为各芯片的片选信号。各组芯片之间不存在地址重叠和冲突问题，每个单元地址是唯一的；缺点是译码电路比较复杂，译码其输出有时不能全部利用。部分译码
10、法：只选CPU高位地址总线中的一部分进行译码，以产生各个存储芯片的片选控制信号。部分译码法能充分利用译码器；但存在地址重叠。它是介于全译码法和线选法之间的一种片选方法。、答：软件定时一般根据要求设计一个时延子程序，其优点是成本低；缺点是CPU利用率低，且定时间隔不准确。硬件定时会增加相应的硬件设备，使硬件成本增加，但可以不占用CPU，并且定时准确；不过一旦硬件设计制作好后，不便于更改定时间隔。用可编程定时/计数器可以兼顾前两者的优点，即定时信号的产生由专门的硬件电路产生，定时准确且CPU利用率高，并且可以通过程序更改定时间隔而不改变硬件电路。四、分析题（ 每题15分，共30分 ）1、2、解：
11、2732（1）地址范围：0000H0FFFH（2）地址范围：1000H1FFFH容量8KB。（1）地址范围：4000H5FFFH（2）地址范围：6000H7FFFH（3）地址范围：8000H9FFFH（4）地址范围：A000HBFFFH（5）地址范围：C000HDFFFH容量40KB。试卷二说明：1以下各题除特别指明外，均针对8086CPU。 2所有题目均可用自己的语言回答。一填空题（共12分，每空2分）1. 一个16位的浮点数为1111 1001 1100 0000 B，其中高6位为阶码部分（D15位为阶符，D14D10位为阶值），低10一个16位二进制数用补码方式表示的有符号数的范围是 。2. 位为尾数部分（D9位为尾符，D8D0位为尾数数值部分），已知该浮点数尾数为反码表示，阶值为补码表示，则该浮点数的十进制数为 。3. 计算（10101.011）2 + （10101）BCD +（15.6）16 =（ ）10。4. 若定义DAT DW 1234，则（DAT+1）和（DAT+2）两个相连的内存中存放的数据是 。5. 设系统中有主、从8259A芯片共3片，最多能管理 级中断优先
