《处微理器访存部件设计及结构功能验证--毕业设计》由会员分享，可在线阅读，更多相关《处微理器访存部件设计及结构功能验证--毕业设计（57页珍藏版）》请在金锄头文库上搜索。
1、摘要微处理器访存部件设计及结构功能验证 陈俊莹 西安理工大学分类号 UDC密 级学 号0809090560硕士学位论文微处理器访存部件设计及结构功能验证 学 科 名 称： 微电子学与固体电子学 论文题目：微处理器访存部件设计及结构功能验证 学科名称：微电子学与固体电子学摘 要高性能的微处理器设计是整个信息技术和计算机应用市场竞争的重要焦点和关键内容，因此设计高效的微处理器结构具有重大的意义。本文主要研究RSIC处理器的结构设计，它是一个通用64位RISC结构，四发射的超标量和超流水线微处理器，采用乱序执行和先进的Cache设计等技术提高流水线的效率。处理器有三个执行部件和一个访存部件。完全兼容
2、MIPS定、浮点指令集系统。本文主要分为以下几个部分：1）处理器发射模块和访存模块设计 处理器的结构是影响整个处理器的工作效率的关键部分，只有合理的结构才能使处理器的效率达到最高。本文在简述整个RSIC处理器的整体工作原理的基础上详细介绍了发射模块和访存部件的具体设计。2）处理器延迟调试处理器的运算速度是衡量处理器好坏的最重要的标准，而运算速度和处理器的频率息息相关。本文介绍了通用的几种ASIC延迟调试方法，具体介绍了在工作中出现的发射模块延迟的调试过程。3）基于VMM验证方法学的对微处理器的验证本文通过基于system verilog自动对比平台的搭建，基于c语言的对比模型，完成自动对比，加
3、速验证的速度。基于功能覆盖率的通道划分，基于嵌入式汇编的定向测试编写。保证整个微处理器的功能正确性。关键字： 微处理器结构，访存，延迟调试，功能覆盖率验证TITLE: microprocessor memory access component design and structure functional verificationMajor：MicroelectronicsandSolidElectronicsName：junying CHEN Signature: Supervisor：Prof. ningmei YU Signature: AbstractThe high-perform
4、ance microprocessor design is an important focus and key elements of the entire IT and computer application market competition to design efficient microprocessor architectures is of great significance.This paper mainly studies the structural design of the RSIC processor, it is a general-purpose 64-b
5、it RISC architecture, four launch superscalar and super-pipelined microprocessor。Out of order execution and advanced Cache design technology to improve the efficiency of the pipeline. The processor has three implementation components and a memory component is fully compatible with the MIPS III fixed
6、, floating-point instruction set system. This article is divided into the following sections.1) Processor architecture memory access and issue module designThe processor architecture is a key part of the impact the work efficiency of the entire processor, the only reasonable structure to the efficie
7、ncy of the processor to the highest. RSIC processor briefly works as a whole on the basis of detailed specific design of the issue module and the memory access components.2) The processor delay debuggingThe operation speed of the processor is the most important criteria to measure the processor is g
8、ood or bad, while closely related to the computing speed and processor frequency. This article describes common of several ASIC delay testing method, specific work delayed the commissioning process by the transmitter module.3) Based on the VMM verification methodology microprocessor verificationIn t
9、his paper, Auto Contrast platform based on the systemverilog structures, based on the comparison model of the c language, complete auto contrast, accelerate the validation speed. Division of the channel based on functional coverage, based on the embedded assembler directed test preparation. Ensure t
10、he functional correctness of the entire microprocessor. Key words ： Microprocessor architecture， Memory access， Delay debugging ，Functional coverage verificationI目录目录1绪论11.1研究背景及意义11.2国内外研究现状11.3论文的主要内容21.4论文结构安排3264-bit MIPS架构处理器体系结构42.1 RSIC CPU简介42.2MIPS指令集42.3流水线（pipeline）设计思想62.4影响流水线效率的因素72.4.
11、1资源冲突-后继指令等待72.4.2依赖-流水线空泡72.4.3数据冲突-后继指令等待73.基于64-bit MIPS架构处理器模块设计83.1MIPS处理器结构83.2访存部件在处理器中的作用93.3访存部件实现的指令103.4访存部件流水线设计113.4.1Dcache和内存的对应关系113.4.2访存部件整体结构流水133.4.3缓存指令队列维护153.4.4 SRAM使用简介163.4.5 dcache存取数据维护183.4.6访存和内存交互193.5访存小结203.6.1 IQ（指令队列）维护203.6.2指令发射策略223.6.3数据写回策略233.7发射模块总结244 基于64-
12、bit MIPS架构处理器整体结构延迟调试254.1dc工具简介254.2处理器延迟关键路径修改254.2.1修改延迟方法介绍264.2.2处理器整体延迟分析274.2.3本次处理器设计的延迟调试295基于64-bit MIPS架构处理器整体结构功能覆盖率验证315.1 vmm验证方法学315.2基于systemverilog语言的自动对比平台315.2.1基于C语言的Reference module315.2.2微处理器自动对比平台325.3功能覆盖率测试345.3.1功能覆盖率测试点划分345.3.2测试激励编写375.4 RTL级功能验证415.5门级网表仿真456总结与展望47致谢48
13、参考文献49绪论1绪论1.1研究背景及意义人类社会的发展己经进入了数字时代，而数字技术的基础是微电子技术。集成电路是电子信息产业的支柱，对人类社会发展有着重要的意义。作为数字处理核心：微处理器，在当今的人类生产，生活等等各个方面有着不可替代的作用。尤其深刻地影响着武器装备、航空、航天、航海等国防领域。因此，高性能的微处理器的研究有着重大的社会意义【1】。随着半导体工艺的发展，集成电路工艺已进入深亚微米阶段，特征尺寸已减少到了65nm以下，单芯片上能够集成的晶体管数目不断增长。目前，通用微处理器主要采用深流水、SIMD技术，乱序发射，乱序执行等技术获得高性能【2】【3】。采用超标量流水线设计，控
14、制PC的跳转、转移猜测、8取指、8译码、指令相关问题处理、多发射、动态调度、乱序执行、顺序写回等策略，实现了微处理器结构控制的空间并行性和时间并行性，即多条指令在同一时间进行并行运算处理，多级流水线为微处理器高工作频率提供有效保证，以此高效地进行指令取指、指令译码、指令发射、指令执行和指令写回的流水线结构【4】【5】【6】。RISC（精简指令集计算机），是和CISC（复杂指令集计算机）相对的一种CPU体系结构，它把较长的指令分拆成若干条长度相同的单一指令，可使CPU的工作变得单纯、速度更快，设计和开发也更简单【7】【8】。RISC是上世纪80年代发展起来的处理器设计新技术，它的出现对整个计算机
15、界产生了深远的影响。RISC体系结构的重要特点就是其便于利用流水线结构技术进行指令操作。高效的流水线还依赖于内存访问速度，即缓存技术。MIPS CPU是一种RISC体系结构的CPU，并且MIPS体系结构设计时采用了独立的指令缓存和数据缓存，这样，CPU便可以同时获取指令和读写内存变量。将缓存技术和流水线技术结合起来，成为RISC体系结构设计的必然趋势【9】【10】【11】【12】。为了进一步提高流水线的执行效率，本次研究是基于32位MIPS架构多取指、多译码、多发射、多执行、多写回策略的微处理器【13】。通过流水线可以做到每时钟周期取到8条指令、并行译码8条指令、并行发射8条指令、并行执行8条指令、并行写回8条指令的极限处理情况，大幅度提高了微处理器的控制能力和运算效率【14】【15】。1
