《毕业设计论文采用时控开关实现电源阶梯式升降的控制电路设计》由会员分享，可在线阅读，更多相关《毕业设计论文采用时控开关实现电源阶梯式升降的控制电路设计（16页珍藏版）》请在金锄头文库上搜索。
1、采用时控开关实现电源阶梯式升降的控制电路设计指导老师： 摘 要通常负载在接通或断开电源的时候，会有个电流突变的过程，本电路通过建立时钟控制电路，改变双向可控硅的导通角，从而使负载电流呈阶梯式上升或下降，有效控制了电流突变现象，保护了负载。关键字：电流突变，阶梯式，控制电路，双向可控硅AbstractUsually load at the time of connect or breaking to open the power supply , there will be a process of electric current mutation , this electric circui
2、t passes to build up the clock controt electric circuit , the chang the crystal switch to lead a Cape , thus make load the electric current to present the stairs type rising to desceng perhaps , effectively controled the electric current mutation phenomenon , protected the loadkeywards：current break
3、、ladder ceremony、control circuit 、crystal switch前 言跨入新世纪，控制电路技术正在迅速发展，新的产品层出不穷，应用领域不断扩大。自动控制系统在各行各业发挥不可替代的作用。控制电路技术在科研项目，工矿产业，以至日常生活都有着重要的作用。现在生活和工业生产中，用电器的安全使用与保护一直是值得关注的问题。在电源接通和断开的瞬间，电流会产生很大的变化，这将导致用电器件的损坏。例如白炽灯泡在开灯的瞬间变的很亮，然后烧毁灯丝，电动机由于接通电源时瞬时电流过大而烧毁内部电路等等。日常生活和工业生产中此类事故屡见不鲜。本实验设计通过建立时钟控制电路，有效地控制了
4、接通和断开时的电流控制，实现了电流阶梯式升降，成功的保护了负载。以白炽灯为例，此开关的过程不仅能安全的保护好灯具，其灯光新颖独特的节奏变化亦会使个人有另一番感受。第一章 时控电路原理框图第1.1节 控制电路的作用通常负载在接通或断开电源电压的时候，是一个突变过程。对于一些用电器来说电流的变化量太大或太快，容易造成不利影响，如轻则烧毁保险丝，重则使白炽灯等瞬间损坏的现象也常见。本设计的目的是使电源在开启与关闭时以阶梯式上升或阶梯式下降的方式进行，从而对用电设备起到有效的保护作用。第1.2节 控制作用原理本控制电路主要是由无稳态时钟脉冲发生器产生脉冲信号，激发计数器依次输出高电平信号。高平信号经过
5、限流电阻阵列接入触发电路，由触发电路触发可控硅，以改变双向可控硅的导向角，从而实现电流的阶梯式升降。电路如图：图1.1 开 关 电源电路可控硅同步电路触发电路限流电阻矩阵计数器及脉冲分配计数器及脉冲分配时钟发生器图1图1.1控制电路框图第1.3节时钟发生器部分本电路中用一只555时基电路来构成无稳态时钟脉冲发生器，作为计数器的信号源。555定时器是一种将模拟电路和数字电路集成于一体的电子器件。该电路使用灵活，方便，只需要少量阻容组件就可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。因此555定时器在工业控制、定时、检测、报警等方面有广泛应用。555定时器的内部电路由分压器（由三个等值
6、电阻构成）、比较器C1和C2、简单R-S锁存器、放电开关管T以及缓冲器G4组成，其内部结构如图1.2所示。图1.2 555定时器内部结构图3个5K的电阻串联成分压器，为比较器C1、C2提供参考电压。当控制电压5悬空时（可对地接上0.01uF左右的滤波电容），比较器C1和C2的基准电压分别为2/3Vcc和1/3Vcc。VR1是比较器C1的信号输入端，称为阈值输入端。VR2是比较器C2的信号输入端，称为触发输入端。如果控制端5外接电压Vco，则比较器C1、C2的基准电压就变为Vco和1/2Vco。比较器C1和C2的输出控制SR锁存器和放电三极管T的状态。放电三极管T为外接电路提供放电通路，在使用定
7、时器时，该三极管的集电极（7脚）一般都要外接上拉电阻。Rd为直接复位输入端，当Rd为低电平时，不管其它输入端的状态如何，输出端Vo即为低电平。当Vi12/3Vcc,Vi21/3Vcc时，比较器C1输出低电平，比较器C2输出高电平，简单SR锁存器Q端置0，放电三极管T导通，输出Vo为低电平。当Vi12/3Vcc,Vi21/3Vcc时，比较器C1输出高电平，比较器C2输出低电平，简单SR锁存器Q端置1，放电三极管T截止，输出Vo为高电平。当Vi11/3Vcc时，简单SR锁存器R=1,S=1,锁存器状态不变，电路保持原状态不变。在本电路中，我们用555定时器（如图1.3.1）构成多谐振荡器（多谐振荡
8、器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。多谐振荡器是一种常用的脉冲波形发生器，触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的）来作为时钟脉冲信号源，连接方式如图1.3.2所示，定时电阻为R1和R2，其中R2为滑动变阻器，其阻值范围在0K100K之间，通过调节R2可以控制信号的震荡周期。C为定时电容器，当接通电源+5V时，电容C开始充电，当C上电压达到Vcc的三分之二时，内部触发器被复位，输出翻转为低电平，DIS端内部导通，使C放电。当C上电压降到Vcc的三分之一时，内部触发器被置位，输出又翻转成高电平，DIS内
9、部截止，一个周期结束，新的周期又开始。图1.3.22/3UccRD = 0SD = 1Q = 0Q = 1UC1/3Ucc0tRD = 1SD = 0Q = 1Q = 0Tp1Tp2T导通C放电T截止C充电图1.3.3Uo0T表 1第1.4节计数器及脉冲分配电路计数器是数字系统中用的较多的基本逻辑器件，它不仅能记录输出时钟脉冲的个数，完成时间测量，频率测量，计数等功能，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。在本电路中使用的是CD4017十进制/时序译码电路。如图1.4，CLK端口在输入时钟脉冲信号的上升沿开始计数，始终允许端ENA为0时允许时钟脉冲输入信号，为1时禁止时钟脉冲信号输入
10、。在输入时钟脉冲信号的作用下，Q0Q9十个输出端依次为高电平，R为复位端，当R=1时，计数器清零，Q0=0，其余Q1Q9全为0.CO为进位输出端，本电路中未使用。Q1Q9依次输出的高电平通过限流电阻列阵的限流作用，在输出端输出了阶梯式上升或者下降的电流信号，以控制触发电路的运作。+5V开关+5v图1.4R9 R8 R7 R6 R5 R4 R3 R2 R1 脉冲信号 CLK ENA RSTCD 4017Q9 Q8 Q9 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 CLK ENA RSTCD 4017Q9 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1+5v+5v+5V第1.5节同步电路、触发
11、电路与可控硅电路的同步触发部分主要由4N33光耦合触发二极管构成，电路如图1.5光耦合器是将发光器件和光敏器件组合在一起构成的。它是以光为媒介，把输入端的电信号耦合到输出端，从而完成对电路的。实现了电光电的转换。4N33光耦合器内部电路如图1.6.其六引脚的光耦合器的1脚为发光二极管的正极，2脚为发光二极管的负极，3脚是空脚，4脚是光敏晶体管的集电极，5脚是光敏晶体管的发射极，6脚是光敏晶体管的基极。同步电路是由两个4N33光耦合搭成过零检测电路，通过这个电路，每当交流电压在通过正负半波零点时，2只光耦合器均呈截止状态，使晶体管T1导通，Vc为零，触发电路中的CD上存储的电荷释放完毕。零点过后
12、T1截止，Vc又为1，可控硅又可以出发，C0又能充电。本电路中用来触发双向晶闸管。可控硅又称晶体闸流管，实验电路中通过限流电阻列阵限流后的电流信号呈阶梯式上升或下降，可控硅的导通角也随之增大或减小。这样的变化有效地限制了接通或断开电源的瞬间加在负载上的电压，从而控制了电流突变现象，保护了负载。图1.5同步触发电路图图1.6 4N33内部电路图第二章 整体电路工作原理实验电路中的电源电路是由交流电220v接入，经过220v-9v变压器降压后用二极管整流。整流后的电流由MC7805K输出5v的直流电供电路其它部分使用。图2.1 CD4017引脚图电路中用一只555时基电路来构成无稳态时钟脉冲发生器
13、，作为计数器的信号源。其频率f=1。44（RA+2RB）C。依照图2.2中的组件参数，调节RB可使振荡周期在几十毫秒至数秒范围内变化，这个周期决定了负载电流变化的周期。计数器IC1、IC2由两只CD4017十进制/时序译码电路组成。CD4017是5位Johnson计算器，如图2.1所示，具有10个译码输出端，CP，CR，INH输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH为低电平时，计算器在时钟上升沿计数；反之，计数功能无效。CR为高电平时，计数器清零。Johnson计数器，提供了快速操作，2输入译码选通和无毛刺译码输出。防锁选通，保证了正确的计数
14、顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10个时钟输入周期CO信号完成一次进位，并用作多级计数链的下级脉动时钟。当开关打到“开”位置的时候，IC1计数器的CP端由于得到了时钟脉冲信号而开始计数，其输出端依次出现高平信号“1”，这个逻辑高电平在每个输出端延迟的时间，都是一个时钟振荡周期的长度。Q1Q9外接的电阻R1R9，构成了一个阻值由大到小排列的限流电阻列阵，所以在计数过程中，Q1Q9顺序为“1”，在提供给后面触发电路中C0的充电电流也是由小到大且成阶梯式上升趋势。这些变化导致可调单结晶管PUT发出触发脉冲的时刻相应分阶段前移，随之引起双向可控硅导通程度阶跃式扩大，直至计数到Q9为“1”时，供给C0的充电电流为最大值，可控硅的导通角也为最大，同时Q9端的“1”电平也加至ENA端，致使IC1停止计数而维持现状不变，至此，整个“开”过程结束。图2.2 整体电路工作原理图当开关打到“关”位置的时候，IC2计数器的CP端由于得到了时钟脉冲信号而开始计数，其输出端Q1Q9依次出现高平信号“1”，在计数过程中，Q1Q9顺序为“1”时，由于它的输出端Q1Q9外接电阻位置是从小到大顺序排列的，与IC1正好相反，所以提供给电容C0的充电电流是由大到小且呈阶梯
