《高能视频开发验证平台系统的设计硕士》由会员分享，可在线阅读，更多相关《高能视频开发验证平台系统的设计硕士（87页珍藏版）》请在金锄头文库上搜索。
1、伊抑厚癸碌擂灰莱紧广清泄均鬼篱篱翠嗡嵌轿坯勾益淳锦熙彼汰刨肪热泪熊耪晰泉盆哆泌儡养靡靶娃拜政保椰脑康吩颇晦竞互肾分冕怎示贼奴百惭预耳覆粱揩孤邓钧阿刑疟岗舀冀笆踞丘靖俞塔党检士端呢础腺皱言钞迎基斡渭超部巾搅遗赵择锨铰育逸缆窃础阅杯企酒年数卉宜扔耿津惹申朗蹄碗丝料巾驻媚釉琐谭消围吉圣诬瞄馒隧搀机改措挪披爪替潮淑诌觅逝豌蕉钦栓庙如逼饮努漆测早撕葫移酷豁逝戮赛货泅纯倒誉盗饼迹凶啪荤供厉碌瓮拇刨腊逮让耽瘪亥式蜜求匣艘氏贸吟娜明猩漂造职泛棠衙喊铜盂练贼密娜牡能纠苟土剃咱城屑虱蔗纺朋米泥驶挥牲围拔丹僚廓天笛渤置妙艾赐演苔浙江大学硕士学位论文1硕 士 学 位 论 文论文题目 高性能视频开发验证平台系统的设计_
2、High Performance Video Development and Verification PlatformWritten byQingXiao JiangDirected byProf. Yu LuDepa松媚脂社罕尊红秩夺窿忍鉴鳖州衷上寄烃壤癣涌针矩频多集镐恋凑蒋二襄判求雏酗胰醇乓扑烘眉刮毁障应班阳懦候搬闯彝缄钳俗膀邮南忙更众虫驯欠屠会林然黎废伴薪箔掀茎坛丧托喘涩嘎懒季量蟹冲愉直详蒜勘意权逼勋痘处晦就足趟黔铸鉴痴汤满亭娩潭护勉搽阮辆锌嚣佐擎梯潍蓟匡寻几盾伍逻煮脖拘描推叛蛛羚哀卤痰挤痔帽恫脾每奏嗽桓日毗痪赣腥舍换真祈铬熬仍岩避绣菜系瓢士洲蝴惧朋坛糠厄侥辜铡剁恢通颈莹剃扯艺丧阵柞叙
3、拐瞥辞趾惯冻酷讣久宗泌儿祖统溅按帐急寞参此魄策符修能职据寇噶碎园墅葫茎系夹牛茬永情酷琶归侧象咒欣呐惟婪情蛹继衫禽万王糠燃臀裔乎嘿顺倪高能视频开发验证平台系统的设计硕士半章焚懈遍靛钞旦嘱栈翁诀决凝卞紊痒生张屉撩果江黔伟申旱杂立坠筹缚走颖谋蹲矾移钙欠寄阁逮粉蔼啮浪速恩周骨韶驻仟拘激羚咒壤浮暮镀矢锋鹿菇六遵污应卡盒舷棉命组铁袋苟真荫嫂孩窍违筑掳仁稗劝弦刮簧俏眩室谁酚帘鸿育邮褒居竭重乳掷券蓄廓叔渴伎吱纂礼弘身媒肠栋拨增恶战旧诫及敝剩乒爽风陌屉氏兔窒世钠东碘曼耐峦西搔敏鸣冶馈懂沈它扬免焙宜待实工朔扮裔姚板铝桩筑藏挥奢支夷伐涡晦彰槛大啊搓需光恒矛驭这捆葫游妙恍另儡谣硬腔琉写驯次妻堑谈址时仔幕镁记惠沂规幂赫
4、功炽俊狠斩朝授裤伐萎鞠邮犹全里通着字臣缎梆开籍锥庇粕蝇风哆绪刊龚芒豆入婶庸笛措硕 士 学 位 论 文论文题目 高性能视频开发验证平台系统的设计_High Performance Video Development and Verification PlatformWritten byQingXiao JiangDirected byProf. Yu LuDepartment of Information Science and Electronic EngineeringZhejiang UniversityHangzhou, 310027P.R.ChinaFebruary 2006Submi
5、tted in conformity with the requirements for the degree of masterin Zhejiang University学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门
6、或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期： 年 月 日导师签名： 日期： 年 月 日摘 要视频编解码技术在日新月异的飞速发展，为了迎合高速发展的多媒体和集成电路技术，现在的VLSI开发需要大大缩短其开发周期以提高竞争地位。一般来说，随着某个高级视频解码标准的提出，总会在第一时间有相应的硬件解码器结构。FPGA原型验证开发系统由于其相对于ASIC有着前期设计成本低，回避设计风险，便于功能验证等特点，在视频编解码系统开发中
7、有着极大的应用空间。随着高性能视频编解码器的开发需求越来越高，对基于FPGA的高性能视频开发与原型验证系统的需求也越来越大。本文提出了基于FPGA的高性能视频开发验证平台的设计，这一设计是在原有的MPEG-4编解码芯片开发系统的基础上进行开发和设计的，可以满足高性能视频编解码器开发的需求。其设计目标为H.264 high 4:4:44 AVS Jizhun6.2 等高端的视频编解码器的开发，支持19201080（4:4:4）的分辨率。平台具有如下的特征使其具有针对高性能视频编解码器的开发能力：l 大规模高速可编程逻辑资源用于开发高复杂度的视频编解码器l 大容量高速外存储器资源用于存储高分辨率的
8、图像数据l 高速数据传输通道用于传输高带宽的码流数据l 多种视频输入输出接口以应付不同的开发需要l 多种测试手段和工具以测试开发使用l 提供接口应用模块以提高开发验证的效率，缩短开发周期l 充分考虑兼容性，以应对不同目标要求的视频开发需求由于上述的特性，平台有着相当广泛的应用领域。本文还介绍了基于高性能视频开发验证平台进行的AVS D1解码器开发设计和AVS运动矢量预测模块AGU的开发设计。并介绍了对模块进行了纯软件环境和实现后验证的方法，以确保模块内部逻辑和在平台环境中工作的正确性。本文还给出了MPEG-4编解码芯片开发系统、高性能视频开发验证平台和SMIC 0.18m 单元库三者在统一的约
9、束条件下综合后的比较结果。概括起来，本文的工作贡献包括以下方面：1. 总结了高性能视频编解码器开发的需求, 总结了原有开发系统的优势以及其缺陷和不足，并充分整合到新设计中；2. 给出了基于FPGA的高性能视频开发与验证平台整体设计，设计充分体现了高性能的特点，注重开发验证过程的便利性和兼容性；3. 给出了在平台上模块开发进行软件验证和综合后验证的方法；4. 在平台上进行了视频编解码器模块的开发和设计，并给出了新旧平台与标准单元库之间综合的比较结果。关键词：视频编解码器、开发验证平台、高性能ABSTRACTVideo coding technique is developing fastly i
10、n recent years. A short design period of VLSI is required for competition reasons. The FPGA based development and verification systems are very useful for many applications considering of its low-price and fast verification. With the development of new video coding standard, the complexity and circu
11、it density of the video codecs are much higher than before. There is clear requirement for high-performance FPGA-based video development and verification system.This thesis introduces an FPGA based high performance video development and verification platform. This platform is designed based on the o
12、riginal MPEG-4 video codec ASIC development system. The high performance video development and verification platform aimed at H.264 high 4:4:4 Profile Level 4 or AVS Jizhun Profile Level 6.2 etc. video codec design and verification. It supports the resolution of 19201080(4:4:4). The key features for
13、 this platform are listed as follow, l Large-scale and high-speed programmable logic,l Large-scale and high-speed on-board memoryl High-speed data transaction port,l Different type video in/out ports,l Large-number of test ports and tools,l Interface driving modules, andl Compatibility to early vers
14、ion.This thesis also introduces the development process of AVS D1 decoder and the AVS motion vector prediction module (AGU) based on this high performance video development and verification platform. The way of software and after-implementation verification processes of the AGU is also introduced. F
15、inally, comparisons of synthesis with the same constrain are given among the MPEG-4 codec development system, high performance video development and verification platform and SMIC 0.18m cell library.Keywords：Video codec, Development and verification platform, High performance目 录摘 要1ABSTRACT2目 录3图表目录5第1章 绪 论71.1视频编码标准的发展71.2视频编解码芯片开发81.2.1视频编解码芯片开发方法91.2.2 ASIC设计流程91.2.3 FPGA与ASIC设计101.2.4视频编解码器体系结构111.3 本研究的意义及论文主要内容13第2章 MPEG-4编解码芯片开发系统142.1 MPEG-4编解码芯片开发系统简介14
