《毕业设计（论文）数字钟兼钟控定时器的设计》由会员分享，可在线阅读，更多相关《毕业设计（论文）数字钟兼钟控定时器的设计（25页珍藏版）》请在金锄头文库上搜索。
1、四川航天职业技术学院2008届毕业论文 数字钟兼钟控定时器第1章 概述1.1 课题背景由于我门学习了数字电子技术等课程，另外还做过模拟、数字电子技术等实践训练。为了达到设计要求，所以根据自己掌握的数字电路知识，再结合其他专业课知识，我选择了数字电子钟兼钟控定时器这个题目。在制作这个电路的基础上可以看出自己对数字电路及其它专业课的掌握程度，因而很适合毕业设计的题目要求。再者数字电子钟在我们的实际生活中经常见到，它的精度、稳定性远远超过了机械钟表，因此得到了广泛的使用。1.2 发展现状随着社会的进步，信息化产业的发展，出现的高科技产品的技术含量也越来越来高，数字电子技术的掌握和发展是对新知识新技术
2、接轨的一种直接途径；再加上定时器部分自动设置的结合可以说这也是一个现代化产品。虽然现在它的技术含量并不高，但我相信通过努力创新和不断的改进与改装，也将会成为一种实用性强、水平高的产品。可以知道数字电子钟兼钟控定时器这是以社会生活相接轨的课题，因此它会得到社会的认可和使用。第2章 设计工具的简介2.1 Protel DXP简介随着科技与技术的发展，手工制作印制板逐渐被软件代替了。Protel DXP就取代了在电子行业的手工印制板，Protel DXP功能具有：电路原理图的设计，原理图元件编辑器，印制电路板设计编辑器，印制电路板元件封装编辑器，印制板打印编辑器等等。它是第一个将所有设计工具集成于一
3、身，完成电路原理图到最终印制电路板设计全过程的应用型软件，成为当今最为流行的电路设计制版软件。2.2 数字电子技术简介数字电子技术是一门发展迅速、实践性和应用性很强的技术。数字电子技术内容包括数制和码制、逻辑代数基础知识、逻辑门电路、集成触发器和脉冲信号的产生和整形等。还包括内容有组合逻辑电路、时序逻辑电路、数模和模数转换器、半导体存储器和可编程逻辑器件，介绍了中规模集成电路的逻辑功能及其扩展运用，侧重于培养学生综合运用所学知识正确选择集成器件进行逻辑设计和解决较复杂问题的能力。第3章 基本原理与方案设计3.1 基本原理数字电子钟一般由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由
4、不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计时器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。3.2 方案设计 3.2.1 方案一分析数字电子钟的原理，可分为以下几个模块进行设计：60Hz标准脉冲发生器：60Hz标准脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。通常用晶体振荡器发出的脉冲经过整形、分频获得60Hz的标准秒脉冲。计数译码显示:秒、分、时分别为六十、六十、二十四进制，可以采用同步或异步中规模计数器完成。 译码采用4/7
5、译码器驱动共阳极数码管。校正电路：由于走时不准确而造成显示的时间快或慢，就要对表进行校准。这一功能利用手动单脉冲或连续脉冲对其进行校准。整点报时电路：当数字钟显示59min变为00min时，开始整点报时。定时定闹电路：如定开时间到，则继电器开触点闭合，如定关时间到，则继电器常开触点断开。其原理框图如图3.2.1所示。振荡器可采用集成电路555定时器与RC组成的多谐振荡器，或者石英晶体振荡器；分频器可以采用CD4060通用型集成电路产生标准的分频信号；可以采用4片双十进制计数器74LS390构成8位十进制计数器，采用74LS48组成译码驱动电路。 3.2.2 方案二根据设计任务和原理，数字钟可用
6、中小规模集成电路制作，也可用大规模集时 显示器分显示器秒显示器 时译码器分译码器秒译码器正点报时电路 时计数器 分计数器秒计数器 校正定时电路振荡器分频电路 图3.2.1 数字钟兼钟控定时器方案一框图成电路制作。数字钟专有集成电路有多种，有的没有定时功能，有的只有单定时功能。而本课题要求具有双定时功能，通过查找资料可知，可以选用集成电路LM8364较为合适。 其原理框图如图3.2.2所示：LED显示器时 钟 I C整点报时电路 60Hz信号产生电路 定时定闹电路控制电路 图3.2.2 数字钟兼钟控定时器方案二框图LM8364除了用做数字钟外，还可兼做钟控定时器。这种钟控定时器具有24h任意时间
7、开、任意时间关、1h定时输出等功能，适合家庭某些电器每天一次的自动控制。数字钟由60Hz信号产生电路、时钟IC、LED显示、整点报时电路、定时定闹电路、控制电路等组成。3. 3 方案论证与比较数字钟可用中小规模集成电路制作，也可用大规模集成电路制作。若用方案一的中小规模集成电路制作，至少需要震荡器、分频器、计数器、显示器等电路，所用的元器件较多，仅计数器就需要好多块，虽然原理简单，但所画出的原理图比较复杂，功能单一。如果用方案二中的 LM8364设计数字钟兼钟控定时器，其电路较为简单，而且实用可靠，走时准确，制作容易。如果仅显示时间之用，只需振荡器、时钟集成电路和显示器就能实现。因此本课题采用
8、方案二中的时钟专用大规模集成电路来设计制作。 第4章 核心器件介绍4.1 LM8364简介LM8364是日本三洋公司的产品，是采用PMOS工艺制成的大规模集成电路，电源电压范围宽（直接驱动LED显示，电源为6.516V，驱动荧光数码管显示，电源为6.521V）。LM8364的引脚如图4.1.1所示。LM8364具有如下特点：除实时显示“时/分”外，还可显示“月/日” ；可按12h或24h方式工作，12h系统带有AM/PM显示；可设置两个报警输出；有减法计时的定时功能，最大定时59min；在出现电源断电等故障时可全位“闪烁”显示。4.2 LM8364内部电路框图1 42 2 413 404 39
9、5 386 377 368 359 34 10 3311 3212 3113 3014 2915 2816 2717 26 18 2519 2420 23 21 22CR输入 报警1输出（定开输出）PM输出 AM输出1 Hz输出 10小时b和c24/12小时选择 f（定开输入）报警1显示输入 g50/60Hz选择 a50/60Hz输入 b小时调小时 d调分钟 c秒显示输入 e（定关输入）报警2显示输入 f到计时显示输入 gVSS a与d10分报警1关闭输入 b到计时输出 e报警2关闭输入 c（定关输出）报警2输出 分f打盹输入/显示月日 分gVDD 分a分c 分b分d 分e图4.1.1 LM8
10、364的引脚图LM8364内部电路复杂，由振荡器、分频器、加计数器、减计数器、驱动电路等组成。LM8364内部电路方框图如4.2.1所示。4.3 LM8364的功能（1）1脚CR输入：1脚输入RC=150kW6800pF时，则产生f0=1600Hz的振荡，经内部32级分频后得到50Hz的时钟信号；1脚输入RC=130kW6800pF时，则产生f0=1920Hz的振荡，经内部32分频后得到60Hz的时钟信号。用50Hz交流电源时，工频50Hz可作为时钟输入。（2）4脚12/24小时选择：悬空为12h工作，连接VDD为24小时（利用AM与PM及10小时b/c端。（3）6脚50/60Hz选择：悬空时
11、用60Hz工作，连接VDD时用50Hz工作。（4）10脚秒显示输入：按S6，分钟位置显示秒数字（如图4.3.1所示功能示意图）。（5）18脚打盹输入：按S7，显示“月/日”，且使两个报警输出暂停10分钟。（6）8脚调小时：按S2，可调小时。（7）9脚调分钟：按S3，可调分钟。（8）5脚定开输入：按S1，显示定开时间，同时按S2，可以调定开时间的“小时”时间；按S1的同时按S3，可以调定开时间的“分钟”时间。 （9）11脚定关输入：按S4，显示定关时间，同时按S3，可以调倒计时时间。倒计时时间可设置为159min的某一数值。 （10）12脚倒计时输入：按S5，显示59min，同时按S3，可以调倒
12、计时时间。倒计时时间可以设置为159min的某一数值。 （11）定开功能：到定开时间，42脚输出高电平，此时若按打盹输入S7，则42脚输出变为底电平，维持10min后又变为高电平。42脚输出的高电平维持59min后自动变为底电平。当42脚为高电平时，按报警1关闭输入S8，42脚变为低电平。（12）定关功能：到定关时间，17脚输出高电平，此时若按打盹输入S7，则17脚输出变为底电平，维持10min后又变为高电平。17脚输出的高电平维持59min后自动变为底电平。当17脚为高电平时，按报警2关闭输入S9，17脚变为低电平。（13）计时功能：按S5，15脚输出高电平，到倒计时时间后，15脚输出变为低电平。为配合LM8364，应采用内部为共阴极且为单阴极连接的发光二极管显示屏，共阴单阴LED显示屏的第一脚为公共阴极。对于其余各脚，可自己测出对应的字段。32级分频振 荡CR输入12/24小时选择月计数日计数50或60成 形50/60Hz输入 50/60Hz选择码交换及输出驱动分计数秒计数时计数秒10小时数字显示报警输出时报 警 比 较
