《多功能数字钟的设计及制作》由会员分享，可在线阅读，更多相关《多功能数字钟的设计及制作（17页珍藏版）》请在金锄头文库上搜索。
1、 目 录摘 要11数字钟的结构设计及方案选择21.1振荡器的选择21.2计数单元的构成及选择31.3译码显示单元的构成选择31.4校时单元电路设计及选择42 数字钟单元电路的设计42.1振荡器电路设计42.2时间计数单元设计52.2.1集成异步计数器74LS39052.2.2 用74LS390构成秒和分计数器电路62.2.3用74LS390构成时计数器电路62.2.4 时间计数单元总电路72.3译码显示单元电路设计82.3.1 译码器74LS4882.3.2显示器TLG34292.3.3译码显示电路102.4 校时单元电路设计113 数字钟的实现电路及其工作原理124电路的搭建与调试135结束
2、语14参考文献15附录1：16摘 要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意。数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。关键词：数字钟 555多谐振荡器 计数器 74LS390 74LS48多功能数字钟的设计及制作1数字钟的结构设计
3、及方案选择 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。如图 1-1所示为数字钟电路系统的组成框图。图1-1数字
4、钟电路系统的组成框图方案一：首先构成一个NE555定时器产生震荡周期为一秒的标准秒脉冲，由74LS390采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。使用NE555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器，共阴极数码管作为显示器,再以基本RS锁存器构成校时电路。方案二：首先构成一个由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由CD4518采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。使用由石英晶体
5、振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用CD4511为驱动器，共阴极数码管作为显示器。本次设计中我选用方案一进行设计。1.1振荡器的选择方案一：采用石英晶体振荡器。石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点。其具有极高的频率稳定性主要用在要求频率十分稳定的振荡电路中作谐振元件但成本相对较高。 方案二：采用555多谐振荡器。555多谐振荡器只需简单的电阻器、电容器即可完成特定的振荡延时作用。其延时范围极广可由几微秒至几小时之久。其操作电源范围广可与TTL、
6、CMOS等逻辑电路配合，它的计时精确度高、温度稳定度佳且成本较低。 综上所述分析故选方案二555多谐振荡器做数字钟的核心。1.2计数单元的构成及选择时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。计数单元可选择异步十进制计数器74LS390，异步十进制计数器74LS90，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。方案一：采用CMOS电路。CMOS电路是一种低功耗器件。虽功耗低但是当电流
7、过大时会烧毁芯片并且COMS电路的速度慢传输延迟时间长(25-50ns)。 方案二:采用TTL电路。TTL电路是电流控制器件TTL电路的速度快传输延迟时间短(5-10ns)能到达很好的精度。 通过以上两种方案的比较故选方案二。在设计中我选择74LS390。1.3译码显示单元的构成选择译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。可采用74LS47，74LS48,CD4511等集成电路将BC
8、D码译成段码发送给7段发光二极管数码管，当然要选择相配的共阴极或共阳极译码驱动器。方案一：使用CD4511和LG5011AH。方案二：选择74LS48和TLG342。在这个电路中我选择了74LS48+数码显示管。1.4校时单元电路设计及选择 当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。手动产生单次脉冲作校时脉冲，即每拨动校时开关一个来回，计数器计数一次，多次拨动开关就可以进行准确校时。在设计中我选用基本SR锁存器进行设计校时电路，因为在校时时可能会出现抖动现象
9、使结果不准确，基本SR锁存器既简单方便又可以消除这个现象。2 数字钟单元电路的设计 2.1振荡器电路设计 多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。由于接通电源瞬间，电容C来不及充电，电容器两端电压UC为低电平，小于（1/3）VCC，故
10、高电平触发端与低电平触发端均为低电平，输出UO为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使电压UC按指数规律上升，当UC上升到（2/3）VCC时，输出UO为低电平，放电管VT导通，把UC从（1/3）VCC上升到（2/3）VCC这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。时间常数T=0.7（R12R2）C。不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。其原理图如图2-1：图2-1 用555定时器组成振荡器的电路2.2时间计数单元设计时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为12数器计数，其输出
11、为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS390芯片进行级联来产生60进制和12进制计数器。2.2.1集成异步计数器74LS39074LS390是双十进制计数器，具有双时钟输入，并具有下降沿触发、异步清零、二进制、五进制、十进制计数等功能。如图2-2为74LS390引脚图，表2.1为74LS390的功能表。图2-2 74LS390引脚图表2-2 74LS390功能表（1）异步清零：CR为高电平时直接清0，与CP信号无关（即异步清零）。（2）二进制计数器：CP接ACP端，为下降沿触发，0Q有相应的状态变化（01）。（3）
12、五进制计数器：CP接BCP端，为下降沿触发，3Q2Q1Q三个输出端有相应的状态变化（000100）。（4）十进制计数器：将0Q直接与BCP相连接，由ACP作输入脉冲可构成8421BCD码十进制计数器。2.2.2 用74LS390构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将Q0与CKB相连即可。CKA与1HZ秒输入信号相连，Q3可作为进位信号与十位计数单元的CKA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法为：将Q1 ，Q2和一个与门相连接，与门输出到MR即可实现异步清0实现6进制。Q2可作为进位信号与分个位的计数单元
13、的CKA相连，如图2-3所示。图2-3 秒和分计数器的连接电路图分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Q3作为进位信号与分十位计数单元的CKA相连，分十位计数单元的Q2作为进位信号应与时个位计数单元的CKB相连。秒十位计数单元为6进制计数器，需要进制转换，将10进制计数器转换为6进制计数器。2.2.3用74LS390构成时计数器电路时计数单元的个位和十位分别为2进制和3进制计数。个位的输入脉冲为分十位的Q2，将Q0接至CKB，十位的输入为个位的Q1，CKB不需要输入信号，再将十位的QO与个位的Q1与一个与门连接，将输出接至个位与十位的MR即可构
14、成异步清零实现12进制计数。如图2-4为时计数器的电路图： 图2-4 时计数器连接电路图2.2.4 时间计数单元总电路如图2-5所示电路为数字钟的时间计数单元电路连接：图2-5 数字钟的时间计数单元电路连接图2.3译码显示单元电路设计 计数器实现了对时间的累计以8421BCD码形式输出，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，
15、还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。用于驱动LED七段数码显示常用的有74LS48、CC4511。2.3.1 译码器74LS4874LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号， 74LS48的管脚如图2-6。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视
