《18位、800kSPSAD转换器AD7674及其接口设计(精)》由会员分享，可在线阅读，更多相关《18位、800kSPSAD转换器AD7674及其接口设计(精)（18页珍藏版）》请在金锄头文库上搜索。
1、18位、800kSPS A/D转换器 AD7674及其接口设计1 概述AD7674是18位、800kSPS,采样保持电路可调负载的全差分输入模拟数字转换器，5V单电源供电。器件内部包含 18位的高速 AD 转换器、转换时钟、基准缓冲器及错误校准电 路，并具有工作模式可调串口和并口。器件的主要特性如下： 18位分辨率，且没有代码丢失； 采用采样保持电路，没有通道延时问题； 全差分输入范围：土 Vref （可达5V）； 大的数据吞吐量： 800kSPS（ Warp 模式）；666kSPS（ Normal 模式）； 570kSPS（ Impulse 模式）； 积分非线性误差 INL ：最大为 2.5
2、LSB； 动态范围：103dB （当 Vref = 5V）; 由3V或5V供电的并口（可工作于18位、16位或8位模式）和串口； 片内基准缓冲； 5V 单电源供电； 低功耗： 98mW800kSPS；78mW500kSPS（Impulse 模式 ）； 160uW1kSPS（Impulse 模式 ）； 48 引脚 LQFP 或 48 引脚 LFCSP 封装； 与升级版的 AD7676/AD7678/AD7679 引脚兼容；由于 AD7674 具有出色的特性和强大的功能，广泛的应用于 CT 扫描仪、高速动态数 据采集系统、地震检波仪和检漏器的传感器、刀-复位器（低功耗、多通道）、使用仪器、光谱分析
3、仪和医学仪器； 同时由于此芯片具有低功耗的特性， 非常适合应用于电池供电系统 中。器件的功能方框图如图 1 所示。PDRESETAVDD REFBUFIN lhl+IH-FDEUF REF REFUND-OOK?DVDD DGNDAD7674WARP IMPULSE CNVST爭口井口A_NOVDDOGND017:0SUSY而cs MODEOMODE1图1AD7674功能方框图与其它模数转换器相比，AD7674所具有十分突出的优点：1、高分辨率和大吞吐量AD7674是具有800kSPS、18位采样保持 AD转换器（没有延时）。2、高精度AD7674的最大积分非线性为 2.5LSB，并且没有编码
4、丢失。3、串口和并口通用并口（可工作于 18位、16位或8位的模式）和3线的串口，且都与 3V和5V 逻辑兼容。2封装与引脚说明AD7674具有两种封装形式：48脚LQFP和48脚LFCSP封装，其封装图如图 2所示。OZ0c050rue疋M宦hj删 acgLJudAE图248引脚LQFP封装图表1 AD7674引脚简介管脚号助记符说明1, 44AGND模拟电源地2, 47AVDD模拟电源输入引脚3MODEO数据输岀模式选择位，与 MODE1 一起选择输岀数据的接口模式4MODE1数据输岀模式选择位，与 MODE0 一起选择输岀数据的接口模式0018位接口0116位接口10 字节接口11 串行
5、接口5DO/OB/2C当MODE=0 （即18位接口模式时），此引脚是并行数据输出总线的第 0 位，且数据码是二进制数原码；在其余模式下，此引脚允许选择为二进制原码或补码。当OB/2C为高电平时，数字输岀为二进制原码；当为低电平时，最高 位被取反，则二进制的补码从其内部移位寄存器中输岀。6WARP转换模式选择。当此引脚的输入为高电平且IMPLUSE为低电平时，则WARP选择最快模式，可达到最大的数据吞吐量，并启动最小的转换率 用于保证高的精度。当此引脚为低电平时，高精度和最小转换滤相独立7IMPULSE转换模式选择位。当此引脚的输入为高电平且WARP为低电平时，IMPULSE选择省电模式，在此
6、模式下，耗电量几乎正比于采样率。当 WARP和IMPULSE都为低电平时，则选择正常模式。8D1/A0当MODE=0 （即18位接口模式时），此引脚是并行输出数据总线的第 一位。在其他模式中，此引脚控制着数据输岀的模式。9D2/A1当MODE=0或1时，此引脚是并行输出数据总线的第二位。在其他模 式中，此引脚控制着数据输岀的模式。10D3在除MODE=3之外的模式中，此引脚是并行输出数据总线的第三位。 无论在哪个模式中，此引脚都用作输岀。11, 12D4/5或DIVSCLK0/1在除MODE=3之外的模式中，此引脚是并行输出数据总线的第四位和 第五位。13D6 或 EXT/INT在除MODE=
7、3之外的模式中，此引脚是并行输出数据总线的第六位。 当MODE=3时，此引脚的输入作为数字选择输入用于选择内部数据时 钟和外部数据时钟。当 EXT/INT为低电平时，内部时钟选择 SCLK输 岀；当EXT/INT杯被置为逻辑高电平时，则数据输岀与外部时钟信号（从SCLK引脚输入）同步14D7/INVSCLK在除MODE=3之外的模式中，此引脚是并行输出数据总线的第七位。 当MODE=3时，此引脚的输入被用来选择 SYNC信号的激活状态。当 此引脚为低电平时，SYNC的激活状态为高电平； 而为高电平时，SYNC 的激活状态为低电平。15D8/INVSCLK在除MODE=3之外的模式中，此引脚是并
8、行输出数据总线的第八位当MODE=3时，此引脚输入的信号用于将 SCLK信号反转，无论在主 机还是从机模式，此引脚都处于激活状态16D9/RDC/SDIN在除MODE=3之外的模式中，此引脚是并行输出数据总线的第九位 当MODE=3时，此引脚的输入根据 EXT/INT的不同而用于外部数据选择输入或读模式选择输入。当EXT/INT为高电平时，RDC/SDIN被用于将单个SDOUT线上的两个或多个ADC的结果输入到链路中。在读 时序开始后经过18个SCLK周期的延时，SDIN上的数字数据将通过 SDOUT输出；当EXT/INT是低电平时，RDC/SDIN用来选择读模式。 当RDC/SDIN为高电平
9、时，在转换期间数据就可从 SDOUT上输出。当 RDC/SDIN为低电平时，只有当转换结束时数据才可以从SDOUT上输岀17OGND输入输岀接口的数字电源地18OVDD输岀接口的数字电源19DVDD数字电源20DGND数字电源地21D10/SDOUT在除MODE=3之外的模式中，此引脚是并行输出数据总线的第十位。 当MODE=3时，此引脚的输入用于串行数据输出，且与SCLK同步，转换结果存于片内寄存器中。AD7674由内部寄存器中向外传输转换结果，以高位在前的方式传输。数据格式由OB/2C的逻辑电平决定。在串口模式中，当EXT/INT为低电平时，SDOUT在SCLK的上下沿都有 效；而当EXT
10、/INT是高电平且INVSCLK 是低电平时，SDOUT在SCLK 的上升沿被更新，而在下降沿被激活；如果INVSCLK是高电平，SDOUT 在SCLK的上升沿被更新，而在下一个上升沿被激活。22D11/SCLK在除MODE=3之外的模式中，此引脚是并行输出数据总线的第十一位。 当MODE=3时，此引脚的输入是串行数据的时钟输入或输出，这取决 于EXT/INT引脚的逻辑电平。当数据SDOUT被更新时下降沿由INVSCLK引脚的逻辑电平决定。23D12/SYNC在除MODE=3之外的模式中，此引脚是并行输出数据总线的第十二位。 当MODE=3时，此引脚的输出用于数字输出，且与内部数据时钟同步（E
11、XT/INT为逻辑低电平）。当读时序被启动并且INVSYNC是低电平 时,SYNC被置为高电平，并且在SDOUT输出有效时一直保持高电平； 当读时序被启动并且INVSYNC是高电平时，SYNC被置为低电平，并 且在SDOUT输出有效时一直保持低电平；24D13/RDERROR在除MODE=3之外的模式中，此引脚是并行输出数据总线的第十二位。 当MODE=3且EXT/INT为高电平时，此引脚的输出作为读错误标志。 在从机模式中，当读操作被启动且还未完成时，如果此时转换完成，则 当前数据将丢失，并且 RDERROR被置为高电平。25-28D14-D17这四位引脚是并行输岀数据总线的第十四位到第十七
12、位。在任何接口模式中这些引脚是输岀引脚29BUSYBUSY位的输岀。当此位变为高电平时转换开始，直到转换结束一直保 持高电平，且数据被送到内部移位寄存器中。 BUSY的上升沿可用来作 为数据准备好的时钟信号。30DGND必须与数字地相连31RD读数据位。当CS和RD均为低电平时并口或串口总线被使能32CS片选端。当CS和RD均为低电平时并口或串口总线被使能，CS也被用于外部时钟的门信号33RESET复位输入引脚。当此引脚被置为逻辑高电平时，AD7674被复位。如果此引脚未被使用，则必须与DGND相连34PD掉电输入引脚。当此引脚被置为逻辑高电平时，进入掉电模式，且在当前转换完成后转换将被禁止。
13、35CNVST转换开启端。CNVST的上升沿将内部的采样保持电路置于保持状态， 并开启转换。在脉冲模式中，如果CNVST是低电平且转换相位完成时， 内部的保持采样电路将被置于保持状态，转换立即被开启。36AGND模拟地37REF基准点压输入和内部基准缓冲输岀端。当内部基准缓冲未使用时，则 REF引脚接外部基准。38REFGND基准输入的模拟地39IN-模拟差分输入的负端40-42，455NC未使用43IN+模拟差分输入的正端46REFBUFIN点压基准缓冲的输入端。内部基准缓冲有一个固定的门限值。当电压是2.5V时输出为4.096V48PDBUF基准缓冲选择端。当此引脚为低电平时，缓冲被选择；
14、当为高电平时， 基准被关闭。3内部结构及功能3.1内部结构AD7674是高速、低功耗、单电源供电、高精度的18位AD转换器，它采用逐次逼近结构。由于逐次逼近结构的多路技术和低功耗，使此器件比一般刀- AD转换器的性能更优越；而且芯片内部还集成了跟踪保持电路，逐次渐进的结构使其没有任何通道延时，这些特征使此器件广泛的应用于多通道系统中。AD7674根据应用的需要可以配置成不同的模式来达到最优的效果，在WARP模式中，其速度可达800kSPS。AD7674由5V单电源供电，此器件采用 48引脚的LQFP和48引脚 的LFCSP封装，这种封装可以节约空间，并且与 AD7676、AD7678和AD7679的引脚相兼 容。3.2 AD转换的工作过程A
