《基于CPLD的频率测量计毕业设计》由会员分享，可在线阅读，更多相关《基于CPLD的频率测量计毕业设计（39页珍藏版）》请在金锄头文库上搜索。
1、毕业设计（论文）题目 基于CPLD的频率测量计 系 别 电气工程系 专 业 电气自动化技术 班 级 电自10-2班 姓 名 学 号 201002101238 指导教师（职称） 日 期 2013年01月01日 3 毕业设计（论文）任务书电气工程 系 2013 届 电气自动化技术 专业毕业设计（论文）题目基于CPLD的频率测量计校内（外）指导教师职 称工作单位及部门联系方式秦雯副教授电气工程系18919080646一、题目说明（目的和意义）：数字频率计是工程上常用的一种仪表，用于对信号源输出的频率、周期等参量进行测量。本课题所设计的数字频率计可对方波、正弦波的参量进行测量，要求测量频率范围较大，测
2、试误差较高。通过对“基于CPLD的数字测量计”这一课题的设计，是学生进一步学习和掌握电子产品的设计、微机控制技术等综合知识的应用，进行以可编程逻辑器件为控制核心的检测系统设计，培养理论联系实际的能力，培养解决实际问题的能力。二、设计（论文）要求（工作量、内容）：1.设计任务以可编程逻辑器件为控制核心，设计一个数字显示的简易频率计。2.技术指标测量范围：0.5-5V测量频率：1Hz-1MHz 测量误差：0.1%3.设计内容（1）以可编程逻辑器件为控制核心；（2）设计系统主电路；（3）设计检测电路，测量信号类型为方波、正弦波；（4）脉冲宽度测量；（5）设计一个6为系统显示电路，能循环显示测量值。（
3、6）设计软件流程框图并编写主程序清单；4.设计成果（1）毕业设计报告字数1.5至2万字；（2）画1张1#的系统硬件电路图；（3）根据检测参数要求，设计检测电路并说明设计原理；（4）显示电路有限流电阻的定量分析计算三、进度表日 期内 容20122013学年秋第十五周第十六周第十七周第十八周第十九周第二十周20132014学年春第一周第二周查阅、消化资料。总体方案论证、方案设计。硬件线路设计。硬件电路分析、参数计算。撰写论文、准备答辩资料。撰写论文答辩答辩完成日期2013 年 1 月 10 日答辩日期20 年 月 日 月 日 四、主要参考文献、资料、设备和实习地点及翻译工作量： 1. 胡汉才.单片
4、机原理及接口技术.北京:清华大学出版社，20042. 孙涵芳 .MCS-51/96系列单片机原理及应用.北京:北京航空航天出版社，20053. 黄正瑾.电子设计竞赛赛题解析.东南大学出版社,20034. 竞赛组委会.第五届全国大学生电子设计竞赛获奖作品选编.北京:北京理工大学出版社教研室意见：同意教研室主任（签字）：王淑红 2012 年 12 月 29 日 系审核意见：同意系主任（签字）：周征2012 年 11 月1 日注：本任务书要求一式两份，一份打印稿交教研室，一份打印稿交学生，电子稿交系办。摘 要本文提出了一种基于CPLD的数字频率计的设计方法。复杂可编程逻辑器件（CPLD）具有集成度高
5、、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法，增强了设计的灵活性。该设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。从实验结果上看，采用CPLD设计的电子电路，可以弥补传统硬件电子电路设计中的不足。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。该频率计利用CPLD来实现频率、周期、脉宽的测量计，完成整个测量电路的测试控制、数据处理和显示输出。并详细论述了硬件电路的组成和软件控制流程。其中硬件电路包括键控制模块、
6、显示模块、输入信号整形模块以及CPLD主控模块。CPLD采用VHDL语言编写，根据控制信号不同进行计数，并且输出计数值到其接口中。本系统测量对象为方波、三角波、正弦波等等，测量范围为1Hz-1MHz输入信号经过放大整形后接入CPLD电路。关键词：数字频率计；CPLD；等精度III兰州工业学院毕业论文Abstract This paper produces a CPLD-based digital frequency meters design method. complex programmable logic device (CPLD) has the of characteristics
7、of highly integrated, high computing speed, shorter development cycle and so on, the appearance of it changes the methods of digital circuit design, and enhances design flexibility. this paper produces a CPLD-based digital frequency meters design method. This designs circuit is simple, softwares pot
8、ential is fully tapped and low-frequency measurements have high accuracy, effectively preventing the intrusion of the interference. The experimental results from the point of view, the use of CPLD design of electronic circuits can make up for the traditional hardware designing electronic. Circuits d
9、eficiencies. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortcomings. And other precision measurement method
10、not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count.CPLD is written in VHDL language and counts according to different control signals translat
11、e from MCU part, finally, CPLD part will output the count result to the MCU part. The measured objects of the system are square wave, tri-angel wave, sine wave, etc., input signal is shaped after amplifying measurement ranges from 1Hz to 1MHz.Keywords: Equal Precision; Frequency Meter; CPLD兰州工业学院毕业论
12、文目 录1 绪 论11.1 本设计的目的和意义11.2 频率测量计国内外现状及发展趋势21.3 本设计要求31.4 系统设计指标32 方案论证42.1频率计结构框图42.2测量方法论证42.3 显示部分的方案提出及比较62.4 键盘部分的方案提出及比较72.5 控制核心的方案提出及比较83 硬件电路设计123.1 频率计的系统级总体结构框图123.2 CPLD的芯片选择143.3 测量电路的设计173.3.1 频率的测量183.3.2 脉冲宽度的测量193.4 键盘部分的设计203.5 显示部分的设计203.6 电源部分的设计234软件电路的设计244.1 主程序流程图244.2 VHDL程序
13、设计265结论29致 谢30参考文献31兰州工业学院毕业论文1 绪 论1.1 本设计的目的和意义 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。随着数字电路的飞速发展，数字频率计的发展也很快。通常能对频率和时间两种以上的功能进行数字化测量的仪器，称为数字式频率计（通用计数器或数字式技术器）。 在传统的控
14、制系统中，通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这种方法硬件连线复杂、可靠性差，且在实际应用中往往需要外加扩展芯片，这无疑会增大控制系统的体积，还会增加引入干扰的可能性。对一些体积小的控制系统，要求以尽可能小的器件体积实现尽可能复杂的控制功能，直接应用单片机及其扩展芯片就难以达到所期望的效果。 目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现。然而单片机的时钟频率不高导致测速比较慢，并且在这种设计中，由于PCB板的集成度不高，导致PCB板面积大，信号走线长，因此难以提高计数器的工作频率。此外，PCB板的集成度不高还会使得高频信号容易受到外界的干扰，从而大大降低了测量精度。复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，基于CPLD的数字频率计的设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。其独到之处体现在用软件取代了硬件。基于CPLD设计的频率计，在传统意义设计上实现了一些突破。1、用单元电路或单片机技术设计的频率计电路复杂、稳定性差。采用CPLD就能够克服这一点，它可以把具有控制功能的各个模块程序下载在一块芯
