《集成电路设计方法》由会员分享，可在线阅读，更多相关《集成电路设计方法（20页珍藏版）》请在金锄头文库上搜索。
1、集成电路设计方法一复习提纲2、实际约束：设计最优化约束：建立时钟，输入延时, 输出延时，最大面积设计规则约束：最大扇出，最大电容39.静态时序分析路径的定义静态时序分析通过检查所有可能路径上的时序冲突来 验证芯片设计的时序正确性。时序路径的起点是一个时序逻 辑单元的时钟端，或者是整个电路的输入端口，时序路径的 终点是下一个时序逻辑单元的数据输入端，或者是整个电路 的输出端口。40 什么叫原码、反码、补码？原码：X为正数时，原码和X 一样；X为负数时，原码 是在X的符号位上写“1” 反码：X为正数是，反码和 原码一样；X为负数时，反码为原码各位取反补码：X为正数时，补码和原码一样；X为负数时，补
2、 码在反码的末位加“ 1” 41.为什么说扩展补码的符号位不 影响其值？ SSSS SXXX = 1111 S XXX +12n2n12n1 例如 1XXX=11XXX,即为 XXX-23=XXX+23-24.乘法器主要解决什么问题？ 1.提高运算速度2.符号位 的处理43.时钟网络有哪几类？各自优缺点？ 1. H树型的时钟网络:优点：如果时钟负载在整个芯片内部都很均衡，那么H 树型时钟网络就没有系统时钟偏斜。 缺点：不同分支上的 叶节点之间可能会出现较大的随机偏差、漂移和抖动。2. 网格型的时钟网络优点：网格中任意两个相近节点之间的电阻很小，所以 时钟偏差也很小。缺点：消耗大量的金属资源，产
3、生很大 的状态转换电容，所以功耗较大。3.混合型时钟分布网络优点：可以提供更小的时钟偏斜，同时，受负载的影响 比较小。缺点：网格的规模较大，对它的建模、自动生成 可能会存在一些困难。总线的传输机制？1.早期：脉冲式机制和握手式机制。脉冲式机制：mas ter发起一个请求之后，slave在规定 的t时间内返回数据。握手式机制：mas ter发出一个请求之后，slave在返回 数据的时候伴随着一个确认信号。这样子不管外设能不能在 规定的t时间内返回数据，mas ter都能得到想要的数据。2. 随着CPU频率的提高，总线引入了 wait的概念如果slave能在t时间内返回数据，那么这时候不能把 wa
4、it信号拉高，如果slave不能在t时间内返回数据，那么 必须在t时间内将wait信号拉高，直到slave将可以返回 数据为止。3.各种类型的外设越来越多，提高CPU处理效 率，引入ready概念外设ready好了 mas ter再访问，没有ready好master 就可以干其他事情去了。45什么叫DMA?直接存储器访问是计算机科学中的一种内存访问技术。 它允许某些电脑内部的硬件子系统，可以独立地直接读写系 统存储器，而不需绕道中央处理器oDMA模式不过分依赖CPU， 可以大大节省系统资源。-CPU让出所要求外设控制权，DMA控制器控制一- DMA操作完成后再将外设的控制权交还给CPU大多用于
5、外设对内存或者其他存储设备进行大数据量 的读写操作.46 常见总线有哪几种？进行比较分类及架构米利机和摩尔机，米利机的下一状态和输出取决于当前 状态和当前输入；摩尔机的下一状态取决于当前状态和当前 输入，但其输出仅取决于当前状态。这两类有限状态机的下 一状态和输出都是组合逻辑电路形成的。48.什么叫Binary Code（二进制码）?什么叫 One-Hot （独热码）？什么叫 Gray Code（格雷码）?1. Binarycode :顺序编码方式，如00 0110112. One-hot :用一位代表一个状态，如 1000 0100 0010 0001 3. Gray Code :状态转换只
6、改变一位，如00011110中的DFM设计流程？50全定制数字IC和全定制模拟电路IC设计，两者有 什么异同点？51.什么是棍图？什么叫欧拉路径？高性能版图设计要 注意些什么？棍图是一种可以表示版图拓扑结构的符号化简图，它是 一种介于电路图和版图之间的设计抽象。路径图的欧拉路径 定义为能到达图中所有节点并且每条边都只访问一次的一 条路径。尽可能使版图最小。尽可能减小寄生电容和寄生电阻， 尽可能减少串扰、电荷分享。52基于FPGA的IC设计中的综合、布局、布线、与IC 芯片的综合、布局、布线、有什么异同点？FPGA的综合、布局、布线是不用关心具体工艺的，因为 FPGA板子的硬件是固定的53什么叫
7、寄存器堆？寄存器堆是CPU中多个寄存器组成的阵列，通常快速的 静态随机读写存储器实现。这种RAM具有专门的读端口和写 端口，可以多路兵法访问不同的存储器。寄存器堆是指令集 架构的一部分，程序可以访问，这与透明的CPU高速缓存不 同。54列举各种HDL语言？简述他们的特色。VHDL比较麻烦，而且其综合库至今也没有标准化，不具有晶 体管开关级的描述能力和模拟设计的描述能力。目前的看法 是，对于特大型的系统级数字电路设计，VHDL是较为合适的。Verilog HDLVerilog HDL是在C语言的基础上发展起来的，故 Verilog HDL的底层综合做得非常好。System CSystem C是S
8、ynopsys公司和CoWare公司积极响应目前 各方对系统级设计语言的需求而合作开发的。SystemC提供 了软件、硬件和系统模块。用户可以在不同的层次上自选择, 建立自己的系统模型，进行仿真、优化、验证、综合等等。SystemVerilogSystemVerilog是业界新兴的工程语言：硬件描述和验 证语言；这个统一的语言使得工程师可以建模大型复杂的设 计并且验证这些设计的功能是否正确。55.良好的RTL级设计习惯通常指哪些？编程前绘制结构框图 清晰的设计层次 良好的代码风 格分开组合逻辑和时序逻辑条件语句包含所有的可能性用最常出现的状态对该模块初始化 尽可能利用高层次 的行为级描述 尽量
9、减少for语句的使用 各模块门数不能相 差太大注意各模块的完整性低功耗设计复位策略选择中 , target_library/link_library/symbol_library 分别指什么含义？target_library :目标工艺库，是指讲RTL级的HDL描 述到门级时所需的标准单元综合库，包含了物理信息的单元 模型。link_library：链接库，可以是同 target_library 样的单元库，或者是已综合到门级的底层模块设计。作用： 在下而上的综合过程中，上一层的设计调用底层以综合模块 时，将从link_library中汛早并链接起来。symbol_library: DC在创建
10、电路时，用于标识器件，单 元的符号库57你写过DC脚件么？它一般包括哪些内容？写过，一般包含定义路径，读取文件，设计环境定义， 设计规则约束和优化约束等 与ICC各自的优缺点？ASTRO在以上工艺比较成熟，gui相对容易上手ICC更新，功能更加强大，也是现在最为流行的布局布 线工具59. 如何进行数模混合集成电路的仿真？第一种方式：将数字信号简化为简单模拟信号，与模拟 信号一同在模拟信号仿真器中仿真。第二种方式：用模拟仿真器仿真模拟信号，数字仿真器 仿真数字信号，同时能够进行模拟信号向数字信号，数字信 号向模拟信号的转换，连接两种仿真器。60. 数字I/O和模拟I/O有什么异同点？数字I/O抗
11、干扰性好些，数字是用0和1,噪声容限大, 模拟采用点到点的传送，容易受干扰，但是传输速度快61. 列举基本的数字I/O标准的协议单端协议：TTL、CMOS、LVTTL、LVCMOS、PCI 等 伪差分 协议：HSTL、SSTL 等差分协议：LVDS、SSTL、ECL、PECL 等62什么叫LVDS协议LVDS是1994年美国国家半导体公司提出的一种信号传 输模式，是一种电平标准，广泛应用于液晶屏接口和中距离 传输的一类高速串行或平行接口器件。LVDS用于低压差分信号点到点的传输，是一种低摆幅通 用I/O标准，它速度快，噪声、功耗和成本很低。PAD ESD保护电路是什么？ ESD模型有哪些ESD
12、 是 Electro-Static Discharge 的缩写，静电放电，ESD电流直接通过电路会对电路造成损害，同时会产生电磁 场、存在电容耦合，会干扰电路。ESD保护电路的目的是为 了避免工作电路成为ESD的放电通路，从而避免工作电路遭 到损害ESD模型：人体模型HBM、机器模型MM、带电器件模型CDM64. 易失性存储其有哪些？非意识性存储器有哪些？易失性存储器：SRAM、DRAM非易失性存储器：Flash、RRAM、PRAM、FeRAM、MRAM65. 传统基于总线的SOC芯片设计中面临哪些瓶颈问 题？66. 基于NOC的SoC芯片的主要优点是什么？主要缺点 是什么？物理限制决定了在长
13、距离上的通信速度与可靠性，解决 方法是将片上互联线当做通信问题，将其抽象成通信通道， 在通道上进行高质量传送。数据包注入到布线，开关，路的 整个网络中，网络动态决定如何及时使用这些数据包，对于 器件尺寸和片上距离较大有一定作用。1.什么叫IC的集成度？目前先进的IC规模有多大？集成度就是一块集成电路芯片中包含晶体管的数目，或 者等效逻辑门数20XX年5月71亿晶体管的NVIDIA的GPU 28nm 2.什么叫特征尺寸？特征尺寸通常是指是一条工艺线中能加工的最小尺寸， 反映了集成电路版图图形的精细程度，如MOS晶体管的沟道 长度，DRAM结构里第一层金属的金属间距的一半。3.目前 主流的硅圆片直
14、径是多少？12英寸4. 什么叫 NRE(non-recurring engineering)成本支付给研究、开发、设计和测试某项新产品的单次成本。 在集成电路领域主要是指研发人力成本、硬件设施成本、CAD 工具成本以及掩膜、封装工具、测试装置的成本，产量小， 费用就咼。5. 什么叫 recurring costs ?重复性成本，每一块芯片都要付出的成本，包括流片费、 封装费、测试费。也称可变成本，指直接用于制造产品的费 用，因此与产品的产量成正比。包括：产品所用部件的成本、 组装费用以及测试费用。6. 什么叫有比电路？靠两个导通管的宽长比不同，从而呈现的电阻不同来决 定输出电压，它是两个管子分
15、压的结果，电压摆幅管子的尺 寸决定。7. IC制造工艺有哪几种？双极型模拟集成电路工艺、CMOS工艺、BiCMOS工艺8. 什么叫摩尔定律？摩尔定律面临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数目，约每 隔24个月便会增加一倍，性能也将提升一倍；或者说，每 一美元所能买到的电脑性能，将每隔18个月翻两倍以上。面临面积、速度和功耗的挑战。9.什么叫后摩尔定律？后摩尔定律下IC设计面临哪 些挑战？解决方案？多重技术创新应用向前发展，即在产品多功能化（功耗、 带宽等）需求下，将硅基CMOS和非硅基等技术相结合，以提 供完整的解决方案来应对和满足层出不穷的新市场发展。挑战：a单芯片的处理速度越来越快，主频越来越高， 热量越来越多b.互联线延迟增大 解决方案：1多核、低功 耗设计互联、无线互联、光互连延续摩尔定律“尺寸更小、 速度更快、成本更低”，还会利用更多的技术创新：节能、 环保、舒适以及安全性架构：多核 散热：研发新型散热器 更薄的材料: 用碳纳米管组装而成的晶体管 速度更快的晶体管：超薄石 墨烯做的晶体管 纳米交叉线电路元件：忆阻器 光学互联 器件分子电路、分子计算、光子计算、量子计算、生物计算10IC按设计制造方法不同可以分为哪几类？全定制IC硅片各掩膜层都要按特定电路的要求进行专 门设计半定制IC：全部逻辑单元是预先设计好的，可以从
