《EDA平台策划书网站建设策划方案》由会员分享，可在线阅读，更多相关《EDA平台策划书网站建设策划方案（14页珍藏版）》请在金锄头文库上搜索。
1、 网站建设策划方案- n s0 0 W2 Z8 y* X. G. CEDA作为集成电路设计辅助工具，在集成电路设计领域具有极其重要的地位。目前，全球EDA市场基本被美国公司垄断，中国是国际上少数几个拥有EDA软件自主知识产权的国家之一。在竞争日益激烈的国际市场中，中国的EDA产业既充满了机遇，也面临着严峻的挑战，未来的3到5年将是我国EDA产业发展的重要战略机遇期。中国需要拥有自主知识产权的EDA工具，为此，为推动中国EDA产业的快速发展，国家“核高基”重大专项对EDA立项进行了支持。华大九天联合中芯国际、清华大学等八家单位共同承担是国家十一五核高基重大专项先进EDA工具平台开发。 上海集成电
2、路技术与产业促进中心为推广国产EDA软件，我们购买了北京华大九天软件有限公司的国产EDA软件，并购置了服务器等IT设备，建设了EDA软硬件环境，为集成电路设计企业提供服务；目前，我们已联合华大九天为工程师提供了多场EDA培训、研讨会议。为进一步推广国产EDA软件的使用，建设上海集成电路技术与产业中心自己的EDA网络平台是非常必要的。该平台的建设不仅能够使更多客户了解国产EDA技术的发展近况，还能够为客户提供中心EDA软件硬件的具体信息，方便用户选择RCExplorerICExplorerTM4 A- F) J; 8 S: vClock ExplorerTiming Explorer全定制IC设
3、计工具SoC设计优化工具仿真工具海量版图高效处理平台版图验证华大九天公司简介华大九天EDA工具发展历程服务项目收费情况ICC网络平台EDA服务平台EDA平台介绍华大九天介绍环境配置九天EDA工具相关服务申请流程一级页面二级页面详细资料请点击三级页面四级页面1. EDA平台介绍 上海集成电路技术与产业促进中心购置华大九天EDA工具，旨在为上海地区乃至长江三角洲地区IC企业提供相关的技术服务。EDA平台作为中心的核心服务平台之一无疑是中心和企业进步和发展的重要动力。目前，中心拥有服务器机房和华大九天的IT设备，建设了的EDA软硬件环境，并配有 等。中心不仅能够为集成电路设计企业提供技术服务，还建有
4、多个培训教室，能够为工程师提供专业的EDA培训，同时，中心与华大九天合作举办了多次研讨推广会，以供企业进一步进行人才培训和EDA设计服务。中心的华大九天EDA平台管理科学，软硬件设施齐全，收费合理，欢迎前来咨询使用。2. 华大九天EDA工具介绍2.1 华大九天公司简介北京华大九天软件有限公司（简称华大九天）成立于2009年6月，是由中国华大集成电路设计集团有限公司与国投高科技投资有限公司共同投资设立，专门从事EDA软件开发和服务的公司。公司总部位于北京市望京高科技园区，并在华东设立了国奇科技设计服务全资子公司。. i, X+ S# n/ K i! M华大九天继承了熊猫EDA系统-九天系列工具软
5、件业务20多年的技术、产品、团队和市场积累，拥有国内规模最大、技术领先的EDA研发团队和国内外众多客户群体。公司提供模拟集成电路和全定制设计集成电路的全流程EDA工具解决方案、SoC设计优化解决方案、定制软件开发业务。与国际主流EDA工具相比，公司的产品具有高性价比、高效的支持服务等优势，得到了客户的广泛认可。 公司推崇“与客户共同成长”的工作理念与“乐中工作”的工作氛围，愿与客户、合作伙伴共同成长，合作共赢。华大九天（HES）官网链接：2.2 华大九天EDA工具发展历程1986年，联合全国17家单位、200余人进行攻关，打破封锁;0 N- E) * W, B; W+ k7 A! 6 C7 M
6、1991年，发布熊猫系统，覆盖模拟设计全流程;2 h c1 L4 K% k4 T,. 1993年，获国家科技进步一等奖;1 H* A9 Q5 _- s1997年，发布熊猫2000(Panda 2000)，集中优势技术，获国家科技进步应用三等奖;3 c6 9+ F- ; 2001年，“熊猫系统”更名为“熊猫EDA系统-九天系列工具”，并发布Zeni-V1.0版本，具有国际先进技术水平;1 t P/ C0 B9 Y2004年，推出全新IC设计平台Zeni-V4.0版本，具有国际竞争优势，打造世界知名品牌。2 2009年，北京华大九天软件有限公司成立，专门从事EDA软件1986打破封锁全国17个单位
7、200余人次参与开发1990发布熊猫系统覆盖设计全流程共发布七个版本全国数十家客户获国家科技进步一等奖1997发布熊猫2000集中优势技术共发布三个版本开拓海外市场获国家科技进步应用三等奖2001发布九天系统已发布1.0至3.0多个版本已发展数十家海内外客户2004发布Zeni4系统工具支持模拟电路设计全流程开发和服务。3. 华大九天EDA工具; e* 0 _4 % r1 h# W0 J; j3.1 全定制IC设计工具 全定制IC设计平台Aether Aether是一款功能强大、易学易用的混合信号IC设计平台，涵盖设计数据库管理（Design Manager）、原理图编辑器（Schematic
8、 Editor）和版图编辑器（Layout Editor）。原理图编辑器具有灵活的编辑功能和图形化的模拟平台，它支持业界标准数据格式及网表的导入导出；版图编辑器具有强大、完善的编辑功能，方便用户进行多层次、多单元的版图编辑，实现了最优的人机交互模型，加速产品上市时间。 高效的混合信号IC设计平台 基于OpenAccess数据库 支持iPDK(Interoperable PDK) 支持TCL扩展 兼容主流EDA工具的操作方式，易学易用 完整、便利的层次化编辑功能，支持各种类型几何图形的操作；+ u- N K3 w8 U3.2 仿真工具 高精度晶体管级电路仿真工具-Aeolus 是针对传统仿真工具
9、仿真时间长、仿真容量小等问题而开发的下一代SPICE精度仿真工具，它采用先进的仿真算法，对模拟及混合信号设计进行快速、大容量仿真并提供真正SPICE精度的仿真工具。% c# B0 I; P+ m& h1 O1 ! V/ h% _ % l* J100% SPICE精度 显著的性能提升 单线程比传统SPICE工具有3-10倍的加速 在8核上并行仿真最高可提供额外的7倍加速 能够处理上千万晶体管规模的电路 能完美地集成到ZeniTM 平台 3.3 版图验证 物理验证工具Argus Argus包括层次DRC（设计规则检查）和层次LVS（版图与原理图一致性比较）工具。Argus用于帮助版图设计工程师快速
10、定位版图设计错误、加速验证并缩短产品设计周期。Argus是一个基于层次和并行算法的物理验证工具，能够满足深亚微米IC设计的验证需求。- ?6 q2 O4 g9 k+ k P4 r9 N! Q) y, G4 D支持Native, SVRF & TVF 命令集 支持层次和打散DRC & LVS 支持命令并行和数据并行 支持超大规模（上百GB）版图验证 性能和主流工具相当甚至更优 能完美地集成到ZeniTM 平台 * e, l6 B n$ g! A M5 W/ * t( 9 I3.4 海量版图高效处理平台Skipper! v- J! B5 f8 C% & r7 b( v 海量版图高效处理平台Skip
11、per! v- J! B5 f8 C% & r7 b( v 7 ! w4 g4 ?: d& h0 NSkipper是一个全芯片版图精加工平台。它应用了优化的数据结构及内存管理方法，可以在相对较少的系统资源情况下，快速地完成百GB以上数据导入、管理、编辑和查找等功能，有效缩短投片改版时间。 G( O9 m5 H- D . a! i处理大规模的数据仅需占用少量内存 对于超大规模的GDS在数秒之内即能显示全部设计细节 在标准硬件配置环境下即可进行操作 高性能的显示技术能提升10到100倍的工作效率 支持gz、zip、Z格式的压缩GDS文件3.5 SoC设计优化工具3.5.1 寄生参数提取工具RCEx
12、plorer ( r$ + $ p9 2 A- I; B, o时序、信号完整性以及功耗问题在百万门级设计变得更具有挑战性，尤其是在130纳米及以下工艺。RCExplorer可在纳米级标准单元设计中进行单元级的寄生参数提取，也可以利用第三方LVS工具进行晶体管级的寄生参数提取。 RCExplorer可提供上述流程的具有sign-off质量的分布式寄生参数网表，能够在multi-scenario环境下提供高速的寄生参数提取解决方案。 : i5 r/ S% k) Z7 I* y) S提供早期及后版图阶段仿真的寄生参数提取 内置布线引擎，支持未布线版图浊者部分布线版图的全芯片寄生参数提取方案 提供第三
13、方版图编辑工具的Plug-in 支持层次式提取方案 内置快速准确的三维场求解器 ! n: T* J2 J3 F M3.5.2 物理设计分析和优化平台-ICExplorerTM4 A- F) J; 8 S: v / u6 w5 U Z- l为深亚微米SoC设计提供全新的、更为高效的EDA解决方案- ! m) m/ L( s) z9 i 3 7 s! A3 b! e6 Q, L 适用于物理设计、优化及验证 可解决复杂的时钟及时序问题 提供MCMM设计解决方案 替代传统物理实现工具完成耗时的、交互性强的繁杂调试工作 可实现综合/优化与调试流程并行操作。: n% _) d% E7 X0 z i1 R.
14、 ; I! a1 1 d r- D! f, V( v+ u H3.5.3 SoC时钟设计工具ClockExplorer Clock Explorer是一个全面的SoC时钟设计平台，主要包括如下功能：) L0 ?, N! l& W5 9 H 0 f. c/ h% l+ s) N1 j% F: / T# b时钟树原理图的自动生成 多模式时钟结构分析，约束检查和生成 优化时钟拓扑结构以减少时钟延时 自动插入时钟门单元以减少时钟功耗 多模多环境（Multi-Corner Multi-Mode，MCMM）时钟树综合/ G* 5 u* A# h9 ( - y. a% o# N) t3 F, j* r; E. q K: j( P D$ d6 E3.5.4 时序优化工具TimingExplorer & _- X& n* k& # y& w% k9 R8 k3 sTimingExplorer提供了真正的MCMM（Multiple-Corner-Multiple-Mode）时序ECO的解决方案，并经过40nm设计验证，准确、高效的优化策略，同时兼顾物理实现，大大减小ECO迭代次数，从而实现快速时序收敛。注：以上内容均可点击子链接九天的PDF页面详细了解，附在附件文件夹中！3.6 EDA工具
