VLSI设计基础复习

《VLSI设计基础复习》由会员分享，可在线阅读，更多相关《VLSI设计基础复习（18页珍藏版）》请在金锄头文库上搜索。

1、设计基础复习资料1. 为什么（含）工艺成为主流工艺？其最大特点是什么？在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术 与技术。以其结构简单，集成度高，耗散功率小等优点，成为当今制造的主 流技术。其最大特点是耗散功率小。2. 说明器件的基本工作原理。它与基本工作原理的区别是什么？ 器件基于表面感应的原理，是利用垂直的栅压实现对水平的控制。它是 多子（多数载流子）器件。用跨导描述其放大能力。双极型晶体管 （）是利用发射结、集电结成的体内器件，由基极电流控制 集电极电流的两种载流子均起作用的器件。 用电流放大系数描述其放大能力。3. 为什么说硅栅工艺优于铝栅工艺？硅栅工艺是利用重掺杂

2、的多晶硅来代替铝做为管的栅电极，使电路特性 得到很大改善， 它使下降 1.1V ，也容易获得合适的值 并能提高开关速度和集 成度。硅栅工艺具有 自对准作用 ，这是由于硅具有耐高温的性质。栅电极， 更确切的说是在栅电极下面的介质层， 是限定源、 漏扩散区边界的扩散掩膜， 使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器件 的频率特性得到提高。另外，在源、漏扩散之前进行栅氧化，也意味着可得 到浅结。铝栅工艺为了保证栅金属与漏极铝引线之间看一定的间隔，要求漏 扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区，这 是因为有一绝缘层将栅区与源漏极引线隔幵，从而可 使结面积减

3、少3040%硅栅工艺还可提高集成度，这不仅是因为扩散自对准作用可使单元面积大为 缩小，而且因为硅栅工艺可以使用“二层半布线”即一层铝布线，一层重掺杂多晶硅布线，一层重掺杂的扩散层布线。由于在制作扩散层时，多晶硅要 起掩膜作用，所以扩散层不能与多晶硅层交叉，故称为两层半布线.铝栅工 艺只有两层布线：一层铝布线，一层扩散层布线。硅栅工艺由于有两层半布线，既可使芯片面积比铝栅缩小 50%又可增加布线灵活性。p SMS当然，硅栅工艺较之铝栅工艺复杂得多，需增加多晶硅淀积、等离子刻 蚀工序，而且由于表面层次多，台阶比较高，表面断铝，增加了光刻的困难， 所以又发展了以3N4作掩膜的局部氧化（）工艺，或称等

4、平面硅栅工艺。4. 画出器件的输出特性曲线。指出器件和输出特性曲线的异同。双极性晶体管的输出特性曲线形状与器件的输出特性曲线相似，但线性 区与饱和区恰好相反。器件的输出特性曲线的参变量是，双极性晶体管的输出特性曲线的参变量是基极电流。5. 画出增强型（）晶体管和耗尽型（）晶体管的输出特性曲线。标出它们阈值电压（）、夹断电压（）的符号。耗尽型晶体管夹断电压的符号为负增强型晶体管阈值电压的符号为正。NMOS ffj电涼.一电丿七特十卜抽黛0苗中W FtX丿恬牛丁竹也| #它6. 列出影响晶的阈值电压的因素。为什么硅栅器件相对于铝栅器件容易获得增强型器件?第一个影响阈值电压的因素是作为介质的二氧化硅

5、（栅氧化层）中的电荷以与电荷的性质。第二个影响阈值电压的因素是衬底的掺杂浓度。第三个影响阈值电压的因素是由栅氧化层厚度决定的单位面积栅电容的大 小。第四个对器件阈值电压具有重要影响的参数是栅材料与硅衬底的功函数差 的数值。铝栅的 为-0.3V硅栅为+0.8V。所以硅栅器件相对于铝栅器件 容易获得增强型器件。7. 写出晶体管的线性区、饱和区和截止区的电流-电压特性方程。何谓萨式方程?心訂h P %5_片J氐-】1乐也-怖（1+愆） Um萨式方程就有晶体管的电流-电压特性方程。8. 说明晶体管的最高工作频率同栅极输入电容之间的关系晶体管的最高工作频率栅极输入电容正比于栅区面积乘单位面积栅电容。9.

6、 什么是晶体管的衬底偏置效应？倒相器有衬底偏置效应吗？当晶体管的源极和衬底不相连时， 即（）工0的情况，由基本的结理论可知, 处于反偏的结的耗尽层将展宽。由于栅电容两边电荷守衡，所以，在栅上电 荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可动电荷的减少， 从而导致导电水平下降。若要维持原有的导电水平，必须增加栅压，即增加 栅上的电荷数。对器件而言，衬底偏置电压的存在，将使晶体管的阈值电压 的数值提高。对，更正，对，更负，即阈值电压的绝对值提高了。倒相器没 有衬底偏置效应，但传输门有。10. 为什么通常管的（W / L）p比管的宽长比（W / L）n大？大多少倍？因为有效电子迁移率比有效

7、空穴迁移率约高出2.5倍，为保证导电因子相等，进而保证有对称的电流特性、跨导等，往往在设计输出级电路时，要求 管的（W/L）p比管的宽长比（W/L）n大2.5倍11. 传输门和传输门在传输高电平和低电平时，各有什么特点传输门在传输高电平时，有阈值电压损耗，传输门可以完全地传输低电 平。传输门在传输低电平时，有阈值电压损耗，传输门可以完全地传输高电 平。12. 何谓三态逻辑？1”两种输出状三态门是一种非常有用的逻辑部件，它被广泛地应用在总线结构的电路 系统中。所谓三态逻辑，是指该逻辑门除了正常的“0态外，还存在第三态：高阻输出态 （Z）。CMOS榕输fl13. 画出传输门的电路图，它有衬底偏置效

8、应吗？传输门有衬底偏置效应14. 电学设计规则包括哪些内容?包括3个方面，即工艺参数、晶体管的电学参数、电阻参数。15. 工艺对设计的制约包括哪些方面？I）最小加工尺寸和集成度对设计的制约。 任何一条工艺线均有标称加工尺 寸，这样的标称尺寸就决定了我们设计的器件的沟道长度L。另一方面,即使是具有相同的标称尺寸，在各图形具体的加工精度上还有差别。工艺 线的加工还有一个最大芯片尺寸 (粗略地反应了集成度 )的限制。 2) 标准 工艺流程对特殊工艺要求的制约。通常是要求设计迁就工艺，如果不是特 别的需要，设计者尽量地不要增加额外的工艺要求。 3) 工艺参数对设计 的制约。由工艺决定的电路的重要参数有

9、阈值电压、薄层电阻和单位面积 电容等。16. 版图设计规则包括哪些内容？设计规则由两个子集组成： 几何设计规则和电学设计规则。 几何设计规则 给出的是一组版图设计的最小允许尺寸，设计者不能突破这些最小尺寸的限 制，也就是说，在设计版图时对这些位置的版图图形尺寸，只能是大于或等 于设计规则的描述，而不能小于这些尺寸，它是集成电路版图设计的依据。 这些规定是以掩膜版各层几何图形的宽度、间距与重叠量等最小容许值的形 式出现的。设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸， 它所代表的是容差的要求。 电学设计规则 给出的是将具体的工艺参数与其结 果抽象出的电学参数，是电路与系统设计、模拟的依

10、据17. 说明图 4-4 所示硅栅或非结构的局部版图的区别(a)(b)图4-4（a）所示的硅栅或非结构的版图，以多晶硅条为字线（图中水平线），以铝线做位线（图中竖直线），以扩散区做地线，并且地线间隔排列即采用共用 地线（共用源区）结构，在需要制作管的字线、位线交叉点处做一个扩散区形成 源漏，与水平硅栅构成晶体管。图4-4（b）则显示了另一种结构的硅栅。与（a） 图不同的是，它在所有的字线、位线交义点都制作管，所不同的是有的管能 够在正常信号下工作，有的则不能工作。它采用离子注入的方法，在不需要 管的地方，预先在多晶硅下注入硼离子，使此处的衬底表面P型杂质浓度提高，使管的阈值电压提高到大于电源电

11、压，这样，字线上的信号不能使此处 的管导通，从而该管不起作用，达到选择的效果。在这两种结构中值得注意的是，由于用扩散区做地线，为防止扩散电阻使地线的串联电阻过大，块不能很大，对大容量应分块处理。18. 说明采用离子注入方法确定晶体管选择的优点。采用离子注入的方法确定晶体管的选择的优点是：结构简单，对不同的 数据或逻辑，只需一块掩模版就可以加以确定；保密性好，由于离子注入采用的是光刻胶保护，注入完毕后去除光刻胶，在硅片表面不留图形痕迹。19. 说明如图所示采用标准结构电路中，逻辑电平提升电路的工作原理。逻辑电平提升电路是一个由倒相器和管组成的正反馈回路。当结构的在 传输高电平时，随着 Z端电位不

12、断地上升（对节点电容充电），倒相器的输出 电位不断地下降，使得管由原先的截止转向导通，加快了Z点电位的提升速度，这时，即使中的管已经截止（因为阈值损耗），通过导通的管仍然能够将 Z 点的电位提升到电源电压。另一方面，在的输出端还同时得到了一个反相的 信号，增加了逻辑运用的灵活性。CoCic?H匸*J20. 依据下表，设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为 A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01 时，实现A、B的或非操作；当 K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作砌B AB AB AB AZ B,A

13、6GClCo置辑描述00c000禁止1001B A謝E2uI0B A30011B倒相B40100B A5101倒相ar e0I10BABA异或70111B A31000B A与91c01BABA101c10A同相总111cI1A B12100B同相日r 131101A B14111DA B或1511111分析：首先，我们可以确定采用四到一能够实现所需的四种逻辑操作， 接下来的任务是产生所需的四种控制编码C30，同时，这四种控制编码又对应了外部的二位控制信号 K1K0，因此，该逻辑应由两部分组成：编码产生与 控制逻辑和四到一的。查表可知，当实现 A、B与非操作时，C03为1110 ;当实现A、B

14、或非操作 时，C03为1000 ;当实现A、B异或操作时，C03为0110 ;当实现A信号 倒相操作时，C03为1010 ；21. 用或非-或非结构的设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为 A、B，当K1K0=00 时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当 K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作。解：依题意可知，Z Ki K0 A B Ki K0 A B Ki K0 BA BA Ki K0 AA 石心 B Ki K0 A B Ki K0 B A Ki B A Ki K0 A22门阵列的单元库通常

15、提供什么信息？门阵列的单元库可提供如下信息：（1）单元库具备单元电路图、逻辑图、功能描述、电学参数等电路单元信息，并以手册形式提供给设计者选用；（2）提供门阵列设计所需要的图形符号库，电路功能库、单元内部版图数据库， 以供特定的系统应用；（3）提供与工艺制造相关的资料、信息；（4）提供单元电路的几何尺寸、版图数据。23. 为什么通常用四管单元做为门阵列的标准门？所谓的标准门是用于定义门阵列规模的参考。以现在被广泛应用的门阵 列为例，它的规模是用标准二输入“与非门”或二输入“或非门”进行定义。 这样的一个标准门有两对管：两只和两只，它也被称为四管单元。四管单元 又可构成一个倒相器和一个传输门。如果说4000门规模，则表示在