《实验3vhdl语言设计简单电路》由会员分享，可在线阅读，更多相关《实验3vhdl语言设计简单电路（7页珍藏版）》请在金锄头文库上搜索。
实验3vhdl语言设计简单电路实验目的：1. 学习与门，非门，与非门，或门，或非门，异或门和异或非门的vhdl描述。2. 学习vhdl的文字规范描述，程序书写方法和quartus ii功能仿真一：位全加器1.建立vhdl file2.编写程序直到编译正确。3.建立波形文件，并仿真。二：二选一数据选择器1.建立vhdl file2.编写程序直到编译正确。3.建立波形文件，并仿真。
