《数字电路复习题含问题详解数电复习题》由会员分享，可在线阅读，更多相关《数字电路复习题含问题详解数电复习题（33页珍藏版）》请在金锄头文库上搜索。
1、word一、填空题：1在计算机部，只处理二进制数；二制数的数码为1 、 0两个；写出从0002依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。213=11012；5A16=10110102；100011002=8C16。完成二进制加法10112+1=110023写出如下公式：= 1 ；= B ； = A+B ；=。4含用触发器的数字电路属于时序逻辑电路 组合逻辑电路、时序逻辑电路。TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。5要对256个存贮单元进展编址，如此所需的地址线是8 条。6输出端一定连接上拉电阻的是
2、OC 门；三态门的输出状态有 1 、0 、高阻态三种状态。 7施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。8如下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位存放器 ，是 同步 时序电路填同步还是异步，当RD=1时，Q0Q1Q2Q3= 0000 ，当RD=0，DI=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。1DC1FF01DC1FF01DC1FF01DC1FF0RDRDRDRDQ3Q2Q1Q0DIRDCP(图一)1和二进制数(111100111.001)等值的十六进制数是( B )A(747.2)16B(1E7.2) 16C(3D7.1) 16D
3、(F31.2) 162和逻辑式相等的式子是( A )AAC+BB BCCBD332位输入的二进制编码器，其输出端有( D )位。A. 256 B. 128 C. 4 D. 54n位触发器构成的扭环形计数器,其无关状态数为个( B )A2n-nB2n-2nC2nD2n-154个边沿JK触发器,可以存储( A )位二进制数A4B8C166三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区7.如下各种电路结构的触发器中哪种能构成移位存放器 C A根本RS触发器B同步RS触发器C主从结构触发器8施密特触发器常用于对脉冲波形的 C A定时B计数C整形1八
4、进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的 8421BCD 码为10011000 。2试写出如下图中各门电路的输出分别是什么状态高电平、低电平？其中AB为TTL门电路，而C为CMOS门电路A B CY1= 02 Y2= 1 Y3= 1 3一个 JK 触发器有2 个稳态，它可存储1 位二进制数。 4 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。A B F 1 F 2F 30 0 1 1 0
5、0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 5常用逻辑门电路的真值表如右图所示，如此 F1 、F2 、F 3 分别属于何种常用逻辑门。F1 同或 ，F2 与非门 ，F3 或非 。6OC门的输出端可并联使用，实现_线与_功能；三态门的输出状态有_0_、 1 、 高阻 三种状态。7时序逻辑电路的输出不仅和_输入 _有关，而且还与_电路原来状态_有关。1(.101)2= 1647.625 10= 11.1 8421BCD2N的补码是1.10110101，如此N的原码是 1.01001011 ，反码是 1.10110100 。3假设Zi为电路的输出，xi为电路的输入，yi为电路的状态，
6、Zi=fi(x1xn,y1yn)，i=1,2r ，Zi描述的是 组合逻辑 电路； Zi=fi(x1xn)，i=1,2r，Zi描述的是 时序逻辑 电路。45位扭环形计数器的无效状态为 22 。5如用0V表示逻辑1，-10V表示逻辑0，这属于 正 逻辑。6不会出现的变量取值所对应的 最小项 叫约束项。7对160个符号进展二进制编码，如此至少需要8位二进制数。8逻辑函数 F=的最小项之和表达式为。9三态门除了输出高电平和低电平之外，还有第三种输出状态，即 高阻态 状态。10RS触发器的特性方程为 、_SR=0_。1二进制码11011010表示的十进制数为 218 ，十六进制为 DA 。2D触发器的特
7、征方程为，JK触发器的特征方程为。3在数字电路中三极管工作在 0 和 1 状态，所以数字电路只有 两个 状态。4A=(-59)10，A的原码是 1111011 ，补码是 1000101 。5使用与非门时多余的输入端应接 高 电平，或非门多余的输入端应接 低 电平。6如果对72个符号进展二进制编码，如此至少要 7 位二进制代码。7函数，其反函数为，对偶式为。8逻辑符号如图一所示，当输入，输入B为方波时，如此输出F应为 方波 。9电路如图二所示，如此输出F的表达式为 Y=ABC 。图二图一10逻辑函数的表示方法 真值表 、 逻辑表达式 、 逻辑图 、 卡诺图 。11欲构成能记最大十进制数为999的
8、计数器，至少需要 三 片十进制加法计数器，或 三 片4位二进制加法计数器芯片。12时序逻辑电路中一定是含 触发器 。13五位扭环开计数器的无效状态有 22 。14假如一个逻辑函数由三个变量组成，如此最小项共有 8 。学号： 1=( D5=( 213=( 100101=( 111011=( 01000111=( 00010100 )8421BCD码2对于JK触发器的两个输入端，当输入信号相反时构成D触发器，当输入信号一样时构成T触发器。3组合逻辑电路的冒险现象是由竞争引起，表现为尖峰脉冲。班级： 4常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有施密特触发器。2个稳态，存储8位二进制信息要8
9、个触发器。输入和触发器状态有关，没有输入变量的时序电路又称穆尔型电路。7.如果某计数器中的触发器不是同时翻转，这种计数器称为 异步 计数器，n进制计数器中的n表示计数器的计数状态个数，最大计数值是n-1 。二、选择题： (选择一个正确答案填入括号，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为： D Am 1 与m 3Bm 4 与m 6Cm 5 与m 13Dm 2 与m 82L=AB+C 的对偶式为： B A . A+BC B .(A+B)C C . A+B+C D. ABC 3属于组合逻辑电路的部件是 A 。 A编码器 B存放器 C触发器 D计数器 4T触发器中，当
10、T=1时，触发器实现 C 功能。 A置1 B置0 C计数 D保持 5指出如下电路中能够把串行数据变成并行数据的电路应该是 C 。 AJK触发器B3/8线译码器 C移位存放器 D十进制计数器 6某电路的输入波形 uI和输出波形 uO如下图所示，如此该电路为 C 。 A施密特触发器 B反相器 C单稳态触发器 DJK触发器 7. 三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区8逻辑函数 与其相等的函数为 D 。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有 C 个数据信号输出。 A4 B6 C8 D16 10.用触发
11、器设计一个24进制的计数器，至少需要( D )个触发器。A3 B4 C6 D51如下电路中不属于时序电路的是 C 。A同步计数器B异步计数器C组合逻辑电路D数据存放器2CT74LS290计数器的计数工作方式有 C 种。A1B2 C3 D433线8线译码器有 A 。A3条输入线，8条输出线B8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线4一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为 D 。A00111B00101C01000D010015假如将一TTL异或门输入端A、B当作反相器使用，如此A、B端的连接方式为 A 。AA或
12、B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现6.如下各种电路结构的触发器中哪种能构成移位存放器 C A根本RS触发器B同步RS触C主从结构触发器DSR锁存器7逻辑函数F(A,B,C) = AB+B C+AC的最小项标准式为 D 。AF(A,B,C)=m(0,2,4) BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，如此输入端数M和输出端数N分别为 C AM=N=10BM=10，N=2CM=10，N=4 DM=10，N=39数字电路中的工作信号为( B )。A直流信号B脉冲信号C随时间连续变化的电信号10 L=AB+C 的对偶式为： A AA+BC B.(A+B)CC. A+B+C DABC 1数字电路中的工作信号为 B 。A随时间连续变化的电信号B脉冲信号C直流信号2逻辑符号如图一所示，当输入，输入B为方波时，如此输出F应为 C 。图二图一A“1B“0C方波3逻辑图和输入A，B的波形如图二所示，分析在t1时刻输出F为 A 。A“1B“0C任意4
