《组合逻辑电路器件》由会员分享，可在线阅读，更多相关《组合逻辑电路器件（26页珍藏版）》请在金锄头文库上搜索。
1、3第四章组合逻辑模块及其应用上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及应用方法。4.1编码器一.编码器的基本概念及工作原理编码一一将字母、数字、符号等信息编成一组二进制代码。例：键控8421BCD码编码器。左端的十个按键SoS9代表输入的十个十进制数符号09,输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A、B、C、Do图4.1.1
2、键控8421BCD码编码器由真值表写出各输出的逻辑表达式为：A二S8S=S8s9B=S4s5s6s7=S4s5s6s7C=S2S3S6S7=S2s3s6s7D=SiS3S5s7s9=S1S3s5s7s9表4.1.1键控8421BCD码编码器真值表输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110
3、001011111111110011画出逻辑图，如图4.1.1所示。其中GS为控制使能标志，当按下So&任意一个键时，GS=1,表示有信号输入；当SoS9均没按下时，GS=0,表示没有信号输入，此时的输出代码0000为无效代码。二.二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有8个输入端3个输出端，所以常称为8线一3线编码器，其功能真值表见表4.1.2,输入为高电平有效。表4.1.2编码器真值表输入输出I0I1I2I3I4I5I6I7A2A1A010000000000010000000010010000001000010000011000010001
4、00000001001010000001011000000001111由真值表写出各输出的逻辑表达式为A-I4I5I6I7A=I2I3I6I7Ao=11131517用门电路实现逻辑电路。A?AiA0JJ151413121110图4.1.23位二进制编码器三.优先编码器优先编码器一一允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74148是一种常用的8线-3线优先编码器。其功能如表4.1,3所示，其中IoI7为编码输入端，低电平有效。A。A2为编码输出端，也为低电平有效，即反码输出。其他功能：(1)EI为使能输入
5、端，低电平有效。(2)优先顺序为I7-I。，即I7的优先级最高，然后是16、15、，、I。(3) GS为编码器的工作标志，低电平有效。(4) EO为使能输出端，高电平有效。表4.1.374148优先编码器真值表输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO13333333311111011111111111100333333300000103333330100101033333011010010333301110110103330111110001033011111101010301111111100100111111111101其逻辑图如图所示。EOGSAoA1A2I0I
6、2I 3I1I4I 6I 5I 7EI(a)图4.1.374148优先编码器的逻辑图四.编码器的应用1 .编码器的扩展集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI、输出使能端EO和优先编码工作标志GS,可以扩展编码器的输入输出端。图4.1.4所示为用两片74148优先编码器串行扩展实现的16线一4线优先编码器。GS&AAGSGSEI74148(2)EOEOX10 X9 X8X7 X6 X5 X4 X3 h X1X15 X14 X13 X12 X11I 1 I 0EI O0图4.1.4串行扩展实现的16线一4线优先编码器74148(1)EOXo它共有16个编码输入端，用X。
7、X15表示；有4个编码输出端，用丫。丫3表示。片1为低位片，其输入端I0I7作为总输入端X。X7；片2为高位片，其输入端I0I7作为总输入端X8X15。两片的输出端A0、A1、A2分别相与，作为总输出端丫0、丫1、丫2,片2的GS端作为总输出端丫3。片1的输出使能端EO作为电路总的输出使能端；片2的输入使能端EI作为电路总的输入使能端，在本电路中接0,处于允许编码状态。片2的输出使能端EO接片的输入使能端EI,控制片1工作。两片的工作标志GS相与，作为总的工作标志GS端。电路的工作原理为：当片2的输入端没有信号输入，即X8X15全为1时，GS2=1（即丫3=1）,EO2=0（即Eli=0）,片
8、1处于允许编码状态。设此时X5=0,则片1的输出为A2A1Ao=010,由于片2输出A2A1Ao=111,所以总输出丫3丫2丫1丫0=1010。当片2有信号车入，EO2=1（即EI1=1）,片1处于禁止编码状态。设此时X12=0（即片2的14=0）,则片2的输出为A2A1Ao=011,且GS2=0。由于片1输出A2A1Ao=111,所以总输出丫3丫2丫1丫0=0011。2 .组成8421BCD编码器图4.1.5所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为8421DCD码。工作原理为：当19、I8无输入（即19、I8均为高平）时，与非门G4的输出丫3=0,同时
9、使74148的EI=0,允许74148工作，74148对输入IoI7进行编码。如h=0,则A2A1Ao=010,经门G1、G2、G3处理后，丫2丫1丫。=101,所以总输出丫3丫2丫1丫。=0101。这正好是5的842IBCD码。当I9或I8有输入（低电平）时，与非门G4的输出丫3=1,同时使74148的EI=1,禁止74148工作，使A2A1Ao=111。如果此时I9=0,总输出丫3丫2丫1丫0=1001。如果I8=0,总输出丫3丫2丫1丫0=1000。正好是9和8的842IBCD码。丫3丫2丫1丫0gJA_G1XG2Qn1&|g3丁丁一GSA2A1A0，EEI74148EOG4&I7I6I
10、5I4I3I2I1I0I9I8I7I6I5I4I3I2I1I0图4.1.574148组成8421BCD编码器4.2译码器一.译码器的基本概念及工作原理译码器一一将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n,就称为全译码器，常见的全译码器有2线一4线译码器、3线一8线译码器、4线16线译码器等。如果NV2n,称为部分译码器，如二一十进制译码器（也称作4线10线译码器）等。下面以2线一4线译码器为例说明译码器的工作原理和电路结构。2线一4线译码器的功能如表4.2.1所示。表4.2.12线一4线译码器功能表输入输出EIABY0Y1Y2Y313311110000
11、111001101101011010111110由表4.2.1可写出各输出函数表达式：Yo=EIABYi=EIABY2=EIaBY3=EIAB用门电路实现2线一4线译码器的逻辑电路如图4.2.1所示。Yo丫1丫2丫32 4 32图4.2.12线一4线译码器逻辑图二.集成译码器1.二进制译码器7413874138是一种典型的二进制译码器，其逻辑图和引脚图如图4.2.2所示。它有3个输入端A2、AA。，8个输出端YoY7,所以常称为3线一8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。表4.2.23线一8线译码器74138功能表输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7313333111111113313331111111103333311111111100000011111111000011011111110001011011111100011111011111001001111011110010111111
