《数电模电数字时钟设计》由会员分享，可在线阅读，更多相关《数电模电数字时钟设计（12页珍藏版）》请在金锄头文库上搜索。
1、-大学能源与动力工程学院本科生课程设计题 目： 数字时钟设计 课 程： 数字电子技术根底 专 业： 电气工程及其自动化 班 级： 电气8888班 学 号： 111712345 姓 名： 提莫队长 指导教师： 年* * 完成日期： 2013年6月14日 总 目 录第一局部：任务书 第二局部：课程设计报告第三局部：设计图纸第 一 部 分任务书数字电子技术根底课程设计任务书一、课程设计的目的 本课程是在学完数字电子技术根底、数字电子技术实验之后，集中一周时间，进展的复杂程度较高、综合性较强的设计课题的实践环节，通过该教学环节，要求到达以下目的： 1.使学生进一步掌握数字电子技术的理论知识，培养学生工
2、程设计能力和综合分析问题、解决问题的能力； 2.使学生根本掌常用电子电路的一般设计方法，提高电子电路的设计和实验能力； 3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的根底。二、课程设计的要求1. 设计时要综合考虑实用、经济并满足性能指标要求；2. 必须独立完成设计课题； 3. 合理选用元器件； 4. 按时完成设计任务并提交设计报告。 三、课程设计进度安排1、方案设计；(半天) 根据设计任务书给定的技术指导和条件，进展调查研究、查阅参考文献，进展反复比拟和可行性论证，确定出方案电路，画出主要单元电路，数据通道，输入、输出及重要控制信号概貌的框图。2、电路设计：(一天)根据方案设
3、计框图，并画出详细的逻辑图3、装配图设计：(半天)根据给定的元器件，结合逻辑图，设计出电路制作的具体装配图(即绘出组件数量，管脚号以及器件布置的实际位置)。同时配以必要的文字说明。4、电路制作：(两天)对选定的设计，按装配图进展装配，调试实验。5、总结鉴定：(一天)考核样机是否全面到达现定的技术指标，能否长期可靠地工作，并写出设计总结报。四、设计题目及容1、题目：数字时钟电路 2、容：1具有时分的数字显示时钟；2秒不作数字显示，只使时和分之间：间隔闪亮；3具有校分和校时功能；4具有整点报时功能59分50秒开场间歇报时。五、设计要求1、用中小型规模集成电路设计出所要求的电路；2、在实验箱上安装、
4、调试出所设计的电路；3、局部课题要求用可编程逻辑器件FPGA/CPLD设计实现；4、在EDA编程实验系统上完成硬件系统的功能仿真；5、写出设计、调试、总结报告。六 、器件与器材 1、元器件LED共阴数码管BS2074片BCD七段译码器74LS484片十进制计数器74LS16012片四2输入与非门74LS003片双4输入与非门74LS201片六反相器74LS041片双上升沿D触发器74LS741片石英晶体4MHz1个发光二极管2只开关K1、K22只电阻1千欧5只电容001微法1只电容10皮法1只 2、工具 导线、镊子、剪刀、打火机等。七、使用仪器设备1.YDNDI型数字电子综合设计实验系统；2.
5、装有Multisim软件的PC;3.面包板等。八、参考文献1、数字电子技术根底教材；2、有关电子技术课程设计指导书；3、集成电路特性应用手册；4、EDA技术使用教程；5、其他。九、设计总结报告主要容1、任务及要求；2、方案特点；3、各组成局部及工作原理(应结合框图写)；4、单元电路设计与调试；5、总逻辑图；6、总装配图；7、实验仿真结果；8、实验结果分析(画出必要的波形，进展测量精度和误差分析)；9、调试中出现问题的解决；10、改良意见及收获体会等。第 二 部 分课程设计报告目 录1设计任务及要求82系统总体设计方案92.1总体设计方案92.2方案特点93控制电路设计103.1控制电路工作原理
6、103.2参数计算103.3器件选型104 振荡电路设计114.1振荡电路工作原理114.2参数计算114.3器件选型115 计数电路设计125.1计数电路工作原理125.2参数计算135.3器件选型136 译码显示电路设计146.1译码显示电路工作原理146.2参数计算146.3器件选型147系统总体电路设计157.1系统总体电路157.2 电路说明158电路调试168.1振荡电路调试及实验结果分析168.2 计数电路调试及实验结果分析168.3 译码显示电路调试及实验结果分析168.4 控制电路调试及实验结果分析168.5 系统联调及实验结果分析169改良意见及收获体会1810器件明细清单
7、19参考文献201设计任务及要求设计一个数字时钟电路，要求具有以下功能：1、具有时分的数字显示时钟；2、秒不作数字显示，只使时和分之间：间隔闪亮；3、具有校分和校时功能；4、具有整点报时功能59分50秒开场间歇报时。2系统总体设计方案2.1总体设计方案数字钟是一个T=1s的计时仪器。它由石英晶体振荡器、分频器、记数器、译码器、显示器和校时电路组成。石英晶体振荡器产生的信号经过分频器产生秒脉冲，将秒脉冲送入计数器计数，计数结果通过译码器进展译码和输出。 数字电子钟的总体框图如下列图所示：2.2方案特点经我们小组的周密分析和深入探讨，我们发现该电路主要实现3个功能：一、 整点报时功能：由于器件缘故
8、，有发光二极管代替蜂鸣器。二、 12小时制计时功能：时、分由四个七段数码管显示，秒由小数点显示。三、 校时校分功能：通过两个开关分别实现3控制电路设计3.1控制电路工作原理数字在使用前需要先进展校时、校分，然后才能让其正常工作计时，如图3.1.1分别是我们小组设计的校分、校时电路的原理图：图3.1.1校分、校时电路以校时电路为例，其工作原理为：通过单刀双掷开关J1将校时脉冲作为时钟计数器的输入信号，校时完毕后拨动开关，将来自低一位分钟计数器的进位信号作为输入信号与时钟计数器的输入端相连，使其正常工作。校时脉冲，可用由多级分频器产生的秒脉冲，也可以用人工触发计数器。3.2参数计算参数均为固定器件
9、参数，对照资料装配3.3器件选型 两块单刀双掷开关、4片74LS160N4 振荡电路设计4.1振荡电路工作原理晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。石英晶体振荡振荡器的特点是振荡频率准确、电路构造简单、频率易调整。它还具有压电效应，在晶体*一方向加一电场，则在与此垂直的方向产生机械振荡，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才到达最后稳定，这种压电谐振的频率即为晶体振荡器的固有频率。如图4.1.1，将晶体与对称式谐振荡器中的耦合电容串联起来，就组成了所需要的石英晶体多谐振荡器。图4.1.1
10、通常，石英晶体多谐振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进展分频。振荡器输出4MHz信号，先送到10分频计数器74LS160，经过6次10分频而获得4Hz的脉冲信号，再通过2个D触发器74LS74进展4分频变成1Hz。如图4.1.2即为对由石英晶体多谐振荡器产生的脉冲信号进展分频产生秒脉冲的电路原理图。4.2参数计算R1=R2=1K；C1=0.01uF；C2=10pF；4MHz的石英晶振。4.3器件选型2个1K的电阻；1个0.01uF的电容；1个10pF的电容；1片74LS04，6片74LS160，1片74LS74。5 计数电路设计5.1计数电路工作原理秒脉冲信
11、号经过6级计数器，分别得到秒个位、秒十位、分个位、十位及时个位、十位的计时。秒、分计数为60进制，小时为24进制。1计秒电路： 如图5.1.1所示，首先将两片74LS160接成百进制计数器。然后将电路的59状态译码产生置数端为0的信号，同时加到两片74LS160上，在下个计数脉冲第60个输入脉冲到达时，将0000同时置入两片74LS160中，从而得到六十进制计数器。进位信号直接由与非门的输出端引出。2计分电路：如图5.1.2所示，首先将两片74LS160接成百进制计数器，然后将电路的60状态译码产生置零信号加到2片74LS160的LOAD和CLR上，从而得到六十进制计数器。进位信号直接有与非门
12、的输出端引出。3.计时电路如图5.1.3所示，首先将两片74160连成一个一百进制计数器。当计数器从全0状态开场计数，计入11个脉冲时，经与非门译码产生低电平信号立刻将两片74160同时置零，于是便得到了12进制计数器。5.2参数计算 参数均为固定器件参数，对照资料装配5.3器件选型 6片74LS160； 2片74LS20。6 译码显示电路设计6.1译码显示电路工作原理计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。74LS
13、48译码器对应的显示器是共阴接地显示器。如图6.1.1所示即为译码显示电路的电路原理图。6.2参数计算高电压取5V6.3器件选型4片74LS48，4片BS207。7系统总体电路设计7.1系统总体电路7.2 电路说明整个数字钟由时间计数电路、晶体振荡电路、校正电路组成。以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。由晶体振荡电路和分频电路产生1Hz的秒脉冲，将秒脉冲信号送人发光二极管和秒计数器电路。8电路调试8.1振荡电路调试及实验结果分析要使电路具有
14、整点报时功能，只需将分的到59时和秒到50时通过与非门相连接，然后连接到发光2级管就行了。8.2 计数电路调试及实验结果分析将秒脉冲分别作为分钟/时钟计数器的输入信号，观测数码管的显示。在实物测试时发现60进制的分钟计数器出现了显示60的状态，检查电路发现设计时出现逻辑错误。不是将状态59而是60时的输出信号通过非门、与非门产生低电平，作为置数信号让电路清零.改接后发现问题解决，电路正常工作。8.3 译码显示电路调试及实验结果分析结合计数电路一起观察检测。起初发现分钟十位的显示管的一个二极管始终不亮，起初以为电路接线松动或开路，检查一遍后发现问题依然存在。后来队员方国章提出来，可能是数码管的问题，更换数码管后发现显示正常。8.4 控制电路调试及实验结果分析拨动开关J2对分钟进展校时，校时完毕后再次拨动J2，
