《[优秀毕业设计精品] 基于DSP Builder的FIR数字滤波器的仿真设计》由会员分享，可在线阅读，更多相关《[优秀毕业设计精品] 基于DSP Builder的FIR数字滤波器的仿真设计（41页珍藏版）》请在金锄头文库上搜索。
1、数字信号处理课程设计题 目：基于DSP Builder的FIR数字滤波器的仿真设计姓 名： 专 业： 通信工程工程班 级： 09级3班院 系： 工学院入学年度：2008年指导教师: 日 期: 2011年12月12日基于DSP Builder的FIR数字滤波器的仿真设计摘要：数字滤波器是数字信号处理中的核心环节，而FIR数字滤波器因其具有严格的线性相位，系统总是稳定等特点而广泛应用于数字信号处理的各个领域，因此是一个重要的研究课题。随着微电子技术的发展，数字信号处理得到了飞速发展。数字滤波器是谱分析、雷达信号处理、通信信号处理应用中的基本处理算法，在数字音频、图像处理、数据传输、生物医学等领域得
2、到了广泛应用。本文内容包括FIR数字滤波器的网络结构、线形相位条件和特点以及设计方法、基于MATLAB/Simulink的DSP设计技术、详细的设计流程向导、ModelSim仿真等。本文通过一个设计实例，提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案，并以一个20阶低通数字滤波器的实现为例，设计并完成软件仿真与验证。通过仿真与验证，本系统所设计的数字滤波器能够成功运行，且所设计滤波器稳定性好，精确度高，不易受环境影响。在利用FPGA进行数字滤波器的开发时，采用基于Matlab环境的DSP Builder作为设计工具可以更方便的建立模型，完成整个设计。关键词：MATLAB；
3、数字滤波器；DSP Builder；仿真The Design Of The FIR Digital FilterBased On DSP BuilderAbstract: Digital filter algorithm is one of the core techniques in signal processing. The FIR digital filter has been widely used in signal processing field because of its strict linear phase and stability. With the develop
4、ment of microelectronics technology, digital signal processing has made rapid development. Digital filter is the basic processing algorithms in respect of spectral analysis, radar signal processing and communications signal processing applications, and receive widely application at the field of digi
5、tal audio, Image processing, data transmission and biomedical etc.This content includes FIR digital filter network structure, linear-phase conditions, characteristics, design methods, DSP design technology of MATLAB-based, detailed design flow guide and ModelSim simulation and so on. This paper pose
6、d a design example through using the DSP Builder realize Finite Impulse Response Filter and complete hardware design simulation and verification as an example by the realization of 24-step low-pass digital FIR filter.Through simulation and verification, the system of the digital filter designed can
7、run successfully, and the designed filter has good stability, high accuracy, less susceptible to environmental impacts. In the use of FPGA for the development of digital filters using Matlab-based environment as a design tool for DSP Builder can be more convenient to create models, and to complete t
8、he whole design.Key words: MATLAB; Digital filter; DSP Builder; Simulation. 目录一、前言1（一）数字滤波器的概念以及分类1（二）FIR和IIR滤波器的比较1二、FIR数字滤波器的原理3六、DSP BUILDER设计流程14七、基于DSP BUILDER设计FIR数字滤波器17（一）3阶常系数FIR滤波器的设计17（二）4阶FIR滤波器节的设计21（三）20阶FIR滤波器模型设计25八、基于MATLAB的滤波器设计工具30（一）滤波器指标30（二）打开MATLAB的FDATOOL30（三）选择DESIGN FILTER3
9、1（四）滤波器分析33（五）量化36（六）导出滤波器系数39（七）修改FIR滤波器模型添加参数41（八）导出滤波器系数的另一种方法41九、结束语43一、前言（一）数字滤波器的概念以及分类所谓数字滤波器是指输入输出均为数字信号，通过一定的运算关系改变输入信号中所含频率成分的相对比例或者滤除某些频率成分的器件。常用的滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两种。其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群延时从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为设计的首选。采用一种基于DSP Builder
10、 的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。设FIR滤波器单位脉冲响应长度为N，其系统函数为： （1-1）是的（N-1）次多项式，它在z平面上有（N-1）个零点，原点z=0是（N-1）阶重极点。因此，永远稳定。稳定和线性相位特性是FIR滤波器突出的优点。（二）FIR和IIR滤波器的比较在很多实际应用中如语音和音频信号处理中，数字滤波器来实现选频功能。因此，指标的形式应为频域中的幅度和相位响应。在通带中，通常希望具有线性相位响应。在FIR滤波器中可以得到精确的线性相位。在IIR滤波器中通常的相位是不可能得到的，因此主要考虑幅度指标。IIR数字滤波器的设计和模拟滤波器的
11、设计有着密切的联系。通常要设计出适当的模拟滤波器，再通过一定的频带变换把它转换成所需要的数字IIR滤波器。此外，任何数字信号处理系统中也还不可避免地用到模拟滤波器，因此模拟滤波器设计也是数字信号应该掌握的技术。FIR滤波器的设计方法和IIR滤波器的设计方法有很大的不同。FIR滤波器设计任务是选择有限长度的，使传输函数满足技术要求。在设计和实现上FIR滤波器具有如下优越性：(1) 相应相位可为严格线性，因此它不存在延迟失真，只有固定的时间延迟；(2) 由于不存在稳定性问题，所以设计相对简单；(3) 只包含实数算法，不涉及复数算法，不需要递推运算，长度为M的滤波器（阶数为M-1）它的计算值约为M/
12、2。二、FIR数字滤波器的原理对于一个FIR滤波器系统而言，它的冲激响应总是有限长的，其系统函数可以记为： （2-1）其中M是FIR滤波器的零点数，即延时节数，在这里被称为FIR滤波器的节数。 最基本的FIR滤波器可用下式表示： （2-2）其中是输入采样序列，是滤波器系数，L是滤波器的系数长度，表示滤波器的输出序列。也可以用卷积来表示输出序列与、的关系。 （2-3）图2-1中显示了一个典型的直接I型4阶FIR滤波器，其输出序列满足下列等式： （2-4）图2-1 4阶FIR滤波器结构在这个FIR滤波器中，总共存在3个延时节，4个乘法单元，一个4输入的加法器。如果采用普通的数字信号处理器（DSP
13、Processor）来实现，只能用串行的方式顺序的执行延时，乘加操作，这不可能在一个DSP（指数字信号处理器）指令周期内完成，必须用多个指令周期来完成。但是，如果采用FPGA来实现，就可以采用并行结构，在一个时钟周期内得到一个FIR滤波器的输出。六、DSP Builder设计流程DSP Builder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度发挥了两种工具的优势。DSP Builder依赖于Math Works公司数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simuli
14、nk中进行图形化设计和仿真，同时又通过SignalCompiler可以把Matlab/Simulink的设计文件（.mdl）转成相应的硬件描述语言VHDL设计文件（.vhd），以及用于控制综合与编译的TCL脚本。而对后者的处理可以由FPGA/CPLD开发工具Quartus，DSP Builder针对不同情况提供了两套设计流程，即自动流程和手动流程。图6-1是利用DSP Builder进行DSP设计的流程框图。如图6-1所示，DSP Builder设计流程第一步是在Matlab/Simulink中进行设计输入，即在Matlab的Simulink环境中建立一个mdl模型文件，用图形方式调用Alte
15、ra DSP Builder和其它Simulink库中的图形模块（Block），构成系统级或算法级设计框图（或称Simulink设计模型）。第二步是利用Simulink强大的图形化仿真、分析功能，分析此设计模型的正确性，完成模型仿真。在这两步中，与一般的Matlab Simulink建模过程几乎没有什么区别，所不同的是设计模型库采用Altera DSP Builder的Simulink库，也不涉及到其它EDA软件，没有自动流程和手动流程的区别。图6-1 DSP Builder设计流程为了针对不同用户的设计目的和设计要求，DSP Builder提供了两种不同的设计流程，主要可以分为自动流程和手动流程。在手动流程中，设计者可以灵活地指定综合、适配条件。不过，需要手动的调用VHDL综合器进行综合，调用Quartus进行适配，调用ModelSim或者Quartus进行仿真，最后用Quartus产生相应的编程文件用于FPGA的配置。采用手动流程时，除了行为级仿真验证和设计输入外，其它过程与标准的基于VHDL的EDA
