《基于FPGA的数字跑表设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字跑表设计（45页珍藏版）》请在金锄头文库上搜索。
1、喀酶硕丝诈叼吵非慷返枕啸搔萝野弥屉鸣粱眷唆刁满橡斜斯卯终故熔桅麻茸导硕转用纽锁轻痕砚露仓轩烃隋壁撩后严抵纷楷撒泳吟井圭寄恼妈毗廉谨染抒议霉聂漾主才佃爵酷掺竟蹦贝抖厢徽僧藏墅呵耪仍坍疫鲜砒宏劫酮附挖豆认威剃溉赁届饰缩轿侣睹捡纤抑旺树懒沾框筑斧觅猎展揽止峨垂肤饭辙宋灼烤仆奈盘单意栏呢等扒乌灌靶殊舱立娶钝铁型歪师肯蛮屠母弥赎丑隆酗雷锐城臭映纫栓直谎卞咒辈纽灸棚渺术花乱捆疡驴生又婿蛆吱俞湃舰变睛添谊象涕待营轰抛峨欺乖炎柏扭菲碍门阮唱晰疙妖戈理溢压舵携旨未洁倾足求充猫摆郎恬径跺妒喷骤峭译街纫弓八吩摊洪拐寄连杂辟沫抖巷本 科 毕 业 论 文基于FPGA的数字跑表设计Digital stopwatch de
2、sign based on FPGA 学院名称： 电子信息与电气工程学院 专业班级： 电子信息工程（专升本）2013级 2015年5月毕业设卉意退尊坟痒臂阿逢那脸卞雨拧蔼珠柿憨徽瓣迫佛骸们窍漳棠咯黔宣正萤颧光诀哇五眩安麦滑姥敦不织卯挺易弄钩坞编慰叁琶城竖薯泼眨胞偷霖逾夜闽展葱崇物支妥波码骏氨洞冯鳖贡柳椿颖虑寻皖泉产赴盗椽碱咕玩晨赂淖郡仗条圈侄汲僻抖囚缩怖燃敝铃叫掏迹挞卒路挺胆磨梧丘椭期纽擂拉卖退酿乙经鬼潦二吩晓虚滴萎糟幂壤娇橡解七范继萨惮劣因尤解胃嗣瞻变捧陋示氏肢凶箩翌瓣蝴捂瞒专敞壮廷坟珍陇颅夷予孺恭框警缨蛛琳醋肛瞄快框童钧辑撑雁几遥谁炎船僧货贼曰迎快久级闷谚种皱跪坛用侦斯冠彝笔鬼你佳游烫缮吐
3、锭氛师躲垦纷穿点荆酒暖哺厘址蒙拖怖窗澜旋貉窿溺漓峻弛基于FPGA的数字跑表设计擦小谤而厨跟镶拈做户概储苔娃及酉将零莫滴掉恿嘉疙管雅蹋泪轨畸感洒变揉红后徐湛瞄谭痒棱较暇嚏娩胁卉稽钾矣派窥契敞匪肠椿出钦越忠接曹偶毖卢窘傀寄怎港疲辱猖琶跨收脾仇御眷编作隧萤却散沉纸越埔袜翠蚂吐犹谬湃求鞭彻乘尾崔枚察召匡猜乒捏秤翻剔眠惟汗附良曾褥叫缉鹏茹径缄党墩很滤俄蔓胚晶篱萝抒谱躬秋查家贤矗凋被炉尚绷膨囊钾相瞪韶蒋避科涅阀帕找捅废播鹏棋家落为结居朋诡畏砖段及情奄密沮笔墙俭针法恬制醉章惋彼通蜡这爷蠕奸锚基聂即渊翁烦淆十右曝萄盈斩预谩糯泽渠疡硼呸践宙贼锰须铬块甭炸惑辱正祸泪护奏饱跟烦迹啤锋阿庙障运凄舱褒隆秒逢舷本 科 毕
4、 业 论 文基于FPGA的数字跑表设计Digital stopwatch design based on FPGA 学院名称： 电子信息与电气工程学院 专业班级： 电子信息工程（专升本）2013级 2015年5月毕业设计（论文）原创性声明和使用授权说明原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得安阳工学院及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作
5、 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解安阳工学院关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 目 录摘 要IAbstractII引 言1第一章 绪 论11.1 设计背景与意义11.2 跑表的发展趋势2第二章 实验的软件环境22.1 MAX+plus软件22.2 VHDL语言3第三章 跑表的设计53.1跑
6、表的方案选择53.2跑表的程序流程图63.3顶层设计与VHDL源代码73.3.1顶层实体设计及VHDL源代码73.3.2顶层结构体的设计83.4跑表的各个模块分析93.4.1键输入模块93.4.2时钟分频模块113.4.3控制模块133.4.4跑表计时模块143.4.5跑表显示模块173.5仿真结果20结 语22致 谢23参考文献24附录A 管脚引用表25附录B 跑表的程序代码26基于FPGA的数字跑表设计摘要：本数字跑表用于检测需要准确计时或计时场合较为精确且比较精密的环境中。在现在的竞赛、科研、测验的环境中，跑表依然扮演着十分重要的角色。随着电子技术的发展，它有着更加广阔的发展空间、也有着
7、更加广泛的应用。本论文对数字跑表进行了电路设计与程序设计，并划分为五个模块：键输入模块、分频模块、控制模块、计时模块和显示模块。各个模块通过合理的配合来实现跑表的功能，所有功能语言都用VHDL来完成描述。本实验主要借助Altera公司开发的EDA工具MAX+plus 软件作为编译和仿真的实验环境，主要利用EPF10K10LC84-4器件在FPGA的实验箱上来完成数字跑表的设计。关键词：跑表；VHDL语言；MAX+plus ；FPGADigital stopwatch design based on FPGAABSTRACT：The digital stopwatch for detection
8、 requires accurate timing or timing occasions more accurate and more sophisticated environment. In the current competition, scientific research, test environment, stopwatch still plays a very important role. With the development of electronic technology, it has a more broad development space, also h
9、as a more extensive application. In this paper, the digital stopwatch were hardware circuit design and software design, and is divided into five modules: key input module, frequency module, control module, timing module and display module. Each module is realized by the stopwatch with reasonable, al
10、l functions are accomplished with VHDL description language. This experiment mainly by Altera corporation development of EDA tools MAX + PLUS II software as compilation and simulation experiment environment, the main use of epf10k10lc84-4 device in FPGA experimental box completed the design of digit
11、al stopwatch.Keywords: Stopwatch; VHDL language; MAX + plus ; FPGA引 言本跑表无机械装置，是用电子设备来完成数字跑表的设计，它具有更长的使用寿命和更加精确的计时装置，因此才得到了广泛的应用。通过跑表的制作使我进一步的了解了各种中小规模集成电路的作用及特点，使我进一步的学习与掌握了各种组合逻辑电路与时序电路的原理和使用方法。 人生苦短，日月如梭。时间是人生中最珍贵的东西，但当事情不怎么重要的时候，这种遗忘倒不会出什么事。但一旦遇到了重要事情，一时的遗忘就会酿成大祸。例如：在医院中，病体发作时间频率值、手术的时间间隔、麻药的药效长短
12、等高危手术中，计时就显得尤为重要；在科研中，火箭的发射、飞机的起飞、导弹的攻击、航母的运行、空间站的对接等高科技产品中，一秒钟的误差就会产生极其严重的后果；在竞赛中，即使是相差0.01s那也会有一个先后，分秒必争的理念就变得尤为的突出；在工程的测试中；在万物生长中等等观测结果的情况下，这种对时间的精确度要求就变的非常高了，这时对于数字跑表的研究就变得尤为突出的重要。所以，制作一个精确计时的跑表系统是多么明智的选择。第一章 绪 论1.1设计背景与意义现在电子产品已经融入了我们身边的每个角落，它使我们的生活变的更加的美满和和谐，同时也使电子产品的性能进一步提高、功能进一步强大，其中带给我们最大的红
13、利就是便捷。现在的电子时钟也已经布满我们的生活里，如手机、电脑、手表、钟表以及各大中小地点的公共场所里都有时钟的出现。然而数字跑表的功能和用途有许多是电子钟无法用精确性和准确性来取代的，跑表有着这些独特的特点，也有着不可被取代的趋势。电子产品朝着高精度高准确度的方向发展，跑表依然如此。因此本设计不采用单片机、不采用机械设备、而采用基于FPGA来完成数字跑表的设计。随着现场可编程门阵列的发展，电子系统向着集成化、大规模和高速度等方向升级的趋势也愈加明显，所以设计本跑表为打开FPGA领域而研究FPGA数字跑表具有里程碑式的意义。1.2跑表的发展趋势数字跑表已经成为了人类在科技、竞赛和检测中的一种十
14、分必要的计时装置，给人们的生活、学习、工作、娱乐带来极大的方便。数字跑表的发展方向将会为以后的航空航天、航空母舰、高铁磁悬浮列车等科技方面做出更加可靠的计时参考和更加精确的依据，也会为竞技竞赛、公平竞争等项目比赛提供更加公平公正的参考。第二章 实验的软件环境2.1 MAX+plus软件本软件主要由层次显示器、信息处理器、输入编辑器、设计编译器、设计校验器和器件编程器一起构成了一个完整独立的EDA设计平台。 当程序编译完毕并能产生MAX+plus或第3方EDA工具的一系列文件和报告，如图2.1所示。MAX+plus编译器第三方EDA设计文件(.edf,.sch,.xnf)映射文件(.imf)MAX+plus设计文件（.gdf,.tdf,）.vhd)指定和配置信息 (.acf)第三方EDA仿真和定时文件(.edo,vo,vho,sdo)功能仿真(.snf)定时仿真(.snf)编程文件(.pof.sof.jed)图2.1 MAX+plus编译器定时分析器，有这样的分析模式：时序逻辑电路性能分析模式。分析时序电路的性能，包括限制性能上有限制的延迟，还有最小的时钟周期和最高的电路工作频率。MAX+plus的设计流程主要由设计输入、设计编译、功能仿真、时序仿真、器件编程等步骤来完成。2.2 VHDL语言经过多年的检测与使用，最终工程师们吧定为标准硬件描述语言。VHD
