《控制器部分习题解答》由会员分享，可在线阅读，更多相关《控制器部分习题解答（10页珍藏版）》请在金锄头文库上搜索。
1、控制器部分习题解答一、选择题1、以下叙述中正确描述的句子是：_。（A、D）A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作2、流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_。（A）A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力3、同步控制是_。（C）A 只适用于CPU控制的方式 B 只
2、适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式4、微程序控制器中，机器指令与微指令的关系是_。（B） A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成5、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期 通常用_来规定。（A） A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间6、指令周期是指_。（C
3、） A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ； C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；7、在CPU中跟踪指令后继地址的寄存器是_。（B）A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器8、异步控制常用于_作为其主要控制方式。（A） A 在单总线结构计算机中访问主存与外围设备时 ； B 微型机的CPU控制中 ； C 组合逻辑控制的CPU中 ； D 微程序控制器中 ；9、微程序控制器中，机器指令与微指令的关系是_。（B）A 每一条机器指令由一条微指令来执行 ；B 每一条机器指令由一段用微指令编成的微程序
4、来解释执行 ；C 一段机器指令组成的程序可由一条微指令来执行 ；D 一条微指令由若干条机器指令组成 ；10、同步传输之所以比异步传输具有较高的传输频率是因为同步传输_。（B、D）A 不需要应答信号 ；B 总线长度较短 ；C 用一个公共时钟信号进行同步 ；D 各部件存取时间较为接近 ；11、在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的的下降沿采样WAIT线，请在下面的叙述中选出正确描述的句子：_。（C、D）A 如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个TW周期 ；B TW周期结束后，不管WAIT线状态如何，一定转入了T3周期 ；C TW周期结束后，
5、只要WAIT线为低，则继续插入一个TW周期，直到WAIT线变高，才转入T3周期 ；D 有了WAIT线，就可使CPU与任何速度的存贮器相连接，保证CPU与存贮器连接时的时序配合；12、操作控制器的功能是_。（D）A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令13、描述流水CPU基本概念不正确的句子是_。（ABC）A.流水CPU是以空间并行性为原理构造的处理器B.流水CPU一定是RISC机器C.流水CPU一定是多媒体CPUD.流水CPU是一种非常经济而实用的时间并行技术14、带有处理器的设备一般称为
6、_设备。（A）A.智能化 B.交互式 C.远程通信 D.过程控制二、填空题1、微程序设计技术是利用A._方法设计B._的一门技术。具有规整性、可维护性、C ._等一系列优点。（A.软件 B.操作控制 C.灵活性）2、硬布线器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。（A.指令周期 B.布尔代数 C.门电路和触发器）3、CPU从A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指 令的操作功能不同，各种指令的指令周期是C. _。（A.存储器 B.指令周期 C.不相同的）4、 当今的CPU 芯片除了包括定点运算器和控制器外，还包括
7、A. _，B. _运算器和C. _管理等部件。（A. Cache B. 浮点 C. 存储）5、流水CPU是以A. _为原理构造的处理器，是一种非常B. _的并行技术。目前的C. _微处理器几乎无一例外的使用了流水技术。（A.时间并行性 B.经济而实用 C.高性能）6、CPU中至少有如下六类寄存器，除了A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。（A.指令 B.程序 C.地址）7、硬布线控制器的基本思想是:某一微操作控制信号是A._译码输出,B._信号和 C._信号的逻辑函数.（A.指令操作码 B.时序 C.状态条件）8、CPU周期也称为A._；
8、一个CPU周期包含若干个B._。任何一条指令的指令周期至少需要C._个CPU周期。（A.机器周期 B.时钟周期 C. 2）9、RISC CPU是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：（1）一个有限的A._；（2） CPU配备大量的B._；（3） 强调C._的优化。（A.简单指令系统 B.通用寄存器 C.指令流水线）10、CPU从A_取出一条指令并执行这条指令的时间和称为B_。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到C_。（A存储器 B 指令周期 C一致）11、CPU中，保存当前正在执行的指令的寄存器为A_，保存当前正在执行的指
9、令的地址的寄存器为B_，保存CPU访存地址的寄存器为C_。（A指令寄存器IR B程序计数器PC C内存地址寄存器AR）12、并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：A_并行；B_并行；C_并行。（A时间 B空间 C时间+空间）三、应用题1、（11分）已知某机采用微程序控制方式，其存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出
10、对应这种微指令格式的微程序控制器逻辑框图。解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件， 故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）对应上述微指令格式的微程序控制器逻辑框图B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。 图B1.22、（11分
11、）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入写控制 读控制R0 RA0RA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 图B2.2 要求：（1）设计微指令格式。 （2）画出ADD，SUB两条微指令程序流程图。解：各字段意义如下：F1读ROR3的选择控制。 F2写ROR3的选择控制。 F3打入SA的控制信号。 F
12、4打入SB的控制信号。 F5打开非反向三态门的控制信号LDALU。 F6打开反向三态门的控制信号LDALU ，并使加法器最低位加1。 F7锁存器SB清零RESET信号。 F8 一段微程序结束，转入取机器指令的控制信号。 R 寄存器读命令 W寄存器写命令（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。 图B2.33、(11分)图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （
