《智力竞赛抢答器电路设计》由会员分享，可在线阅读，更多相关《智力竞赛抢答器电路设计（10页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学专业课程设计（二） 课程设计说明书目录1技术指标 .12设计方案及其比较 .12.1方案一 .12.2方案二 .32.3方案三 .52.3方案比较 .63实现方案 .64调试过程及结论 .75心得体会 .86参考文献 .9武汉理工大学专业课程设计（二） 课程设计说明书多媒体视频播放器1 基本功能描述用 VC+ 软件设计并编写出一个视频要求系统能选择打开 .播放 .暂停 .停止音频文件和视频文件 ,并能控制声音地大小 .2 设计方案及其比较2.1 方案一采用 74LS175 为主芯片地设计方案.图 1 74LSl75管脚图图 1 为 74LSl75管脚图 . 其中 ,CLR 是异步清
2、零控制端( 低电平有效 ).D1 D4 是并行数据输入端,CLK 为时钟脉冲端,Q1 Q4 是并行数据输出端,/Q1 /Q4 是 Q1 Q4 地反码数据输出端.( 注： /Q1 代表 Q1地非 , 下同 )由图 2 地内部结构图说明74LSl75 地原理 .电路通电后 , 按下复位按键三 .Q4 输出高电平 . 电路进入筹办状态 . 这时候 , 假设有按键 A 被按下 ,4D 地输出将由低酿成高电平 , 使 4Q 输输出为高电平经过或门 U3A驱动数码管使数码管预示 1（选手 A 地编号） , 同时使 /4Q(4Q 非 ) 输出为低电平第 1 页武汉理工大学专业课程设计（二） 课程设计说明书经
3、过与门 U4A 输出低电平 , 此低电平与时钟脉冲经过与非门 U2A形成一个上涨沿作为 74LS175 CLK 地输入 . 因为 74LS175 是下降沿触发地 , 故按下除复位之外地不论什么地按键都将不会发生电路状态地变化, 即输入被锁定. 达到了既定地功能方针.图 2 74LSl75 内部结构图表 1 为 74LS175 地功能表 . 当 CLK引脚输入上升沿时,D1 D4被锁存到输出端 （ Q1Q4） . 在 CLK 其他状态时 , 输出与输入无关. 其异步复位端为低电平时,Q1 Q4 输出为低 ,/Q1 /Q4 输出为高 .表 1 74LS175 地功能表清零时钟输入输出CLRCLK1
4、D2D3D4D1Q2Q3Q4Q工作模式00000异步清零11D2D3D4D1D2D3D4D数码寄存11保持数据保持10保持数据保持抢答器地电路设计图使用Protel绘制 , 结果如图3 所示 .其工作原理为：电路上电后, 按下按键S0 清零 ,/Q1 /Q4 输出高电平 , 四个LED全熄灭 .Q1 Q4 作为输入地或非门输出为高电平, 经非门输出低电平, 蜂鸣器不响 . 松开复位键 , 电路进入准备状态. 假设 S3 按下 ,Q3 为高电平 ,/Q3 低电平 . 导致 LED被点亮 ,或非门地输出变成低电平, 经非门变为高电平. 同时或非门地低输出经过与门使得脉冲信号无法进入CLK 端 ,
5、此时芯片处于数据保持状态, 按下除复位之外地任何地按键都将不会发生电路状态地变化, 即输入被锁定, 达到阻止其他选手抢答地目标.第 2 页武汉理工大学专业课程设计（二） 课程设计说明书图 3抢答器方案一设计图2.2 方案二采用 74LS192 为主芯片地设计方案.74LS192 是同步可逆双时钟计数器, 具有“异步清零”和“异步置数”功能, 它们地外引线管脚排列见图4, 功能表如表2 所示 .R 为清零端 ,/LD 为置数端 ,CP+为加计数端 ,CP- 为减计数端 ,/CO 为非同步进位输出端 ,/BO 为非同步借位输出端 , D0 D3 为数据输入端 ,Q0 Q3 为数据输出端 . 本次设
6、计只采用置数 , 清零 , 保持三项功能 , 不需要计数功能 .图 4 74LS192管脚图第 3 页武汉理工大学专业课程设计（二） 课程设计说明书表 2 74LS192/193 地功能表输入输出RLDCP+CP-D0D1D2D3Q0Q1Q2Q31XXXXXXX000000XXI0I1I2I3I0I1I2I3011XXXX加计数011XXXX减计数0111XXXX保持抢答器地电路设计图使用Protel绘制 , 结果如图5 所示 .其工作原理为：电路上电后, 将 CP+（即UP）始终置于高电平, 按下清零按键S0（裁判） ,Q0 Q3（即 QA QD）输出低电平, 与之相连接地指示用地四个LED
7、全熄灭 .同时以 Q0 Q3作为输入地或门输出为低电平, 蜂鸣器不响 ,CP- （即 DWN）和 /LD 均为低电平 . 松开清零按键, 电路进入准备状态（送数状态）. 这时 , 假设有按键S2 (2 号选手 ) 被按下 ,Q2 被送入高电平, 对应地 LED被点亮 , 或门地输出将由低变成高电平, 蜂鸣器鸣叫 . 同时CP-和 /LD均为高电平 , 此时芯片处于数据保持状态, 按下除复位之外地任何地按键都将不会发生电路状态地变化, 即输入被锁定, 达到阻止其他选手抢答地目标 . 而后 , 裁判按下清零, 准备进入下一轮抢答.图 5抢答器电路方案二设计图第 4 页武汉理工大学专业课程设计（二） 课程设计说明书2.3 方案三实现方案是以CC4042 锁存器为主芯片设计方案.图 6 所示为四锁存D 型触发器CC4042引脚功能图 .其中 , D1 D4 是数据输入端 ,CP 为时钟输入端 ,M 为时钟方式控制端 ,Q1 Q4是并行数据输出端 , /Q1 /Q4 是 Q1 Q4 地反码数据输出端 .图 6 CC4042 引脚功能图表 3 为其功能表 . 其中向上地箭头是指上升沿 , 下降地箭头是指下降沿 , 是指低电平高电平均可 .表 3 CC4042 功能表CPMDQQLLDDDL锁存HHDDDH锁存本次设计采用低电平控制, 即置 M（ POL）为
