《计算机组成原理课程设计报告》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计报告（20页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理课程设计报告班级：10计算机 1005 班 姓名： 学号： 20102769 完成时间： 2013年01月01日 一、课程设计目的1在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微
2、程序；之后编写实现乘法和除法的程序进行设计的验证。三、 课程设计使用的设备（环境）1硬件l COP2000实验仪l PC机2软件l COP2000仿真软件四、课程设计的具体内容（步骤）1详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现1）该模型机指令系统的特点：COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uP
3、C、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。该模型机具有一套完善的指令系统，有算数运算指令，逻辑运算指令，赋值运算指令，转移指令，调子程序指令，中断指令，端口输入输出指令，外部设备输入输出指令。该指令系统同时也具有完善的寻址方式，如累加器寻址，寄存器寻址，寄存器间接寻址，立即数寻址，存储器寻址等。模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存
4、储器，找到执行该指令的微程序。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。2）该模型机微指令系统的特点（包括其微指令格式的说明等）：（1）模型机的寻址方式表一：模型机的寻址方式模型机的寻址方式寻址方式说明指令举例指令说明累加器寻址操作数为累加器ACPL A将累加器A的值取反隐含寻址累加器AOUT将累加器A的值输出到输出端口寄存器OUT寄存器寻址参与运算的数据在R0-R3的寄存器中ADD A,R0将寄存器R0的值加上累加器A的值，再存入累加器A中寄存器间接寻址参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3
5、中MOV A,R1将寄存器R1的值作为地址，把存储器EM中该地址的内容送入累加器A中存储器直接寻址参与运算的数据在存储器EM中，数据的地址为指令的操作数。AND A,40H将存储器EM中40H单元的数据与累加器A的值作逻辑与运算，结果存入累加器A立即数寻址参与运算的数据为指令的操作数。SUB A,#10H从累加器A中减去立即数10H，结果存入累加器A（2）模型机微指令系统有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。24位控制位分别介绍如下：XRD ： 外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR： 程序存储器EM写信号。 EMR
6、D： 程序存储器EM读信号。 PCOE： 将程序计数器PC的值送到地址总线ABUS上。EMEN： 将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN： 将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。 EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数
7、据送到输出端口寄存器OUT里。 STEN： 将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD： 读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR： 写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN： 决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN： 将标志位存入ALU内部的标志寄存器。 X2： X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 表二：输入输出X2 X1 X0输出寄存器0 0 0IN_OE 外部输入门0 0 1IA_OE 中断向量0 1 0ST_OE 堆栈寄存器0 1 1PC_OE PC寄存器1 0
8、 0D_OE 直通门1 0 1R_OE 右移门1 1 0L_OE 左移门1 1 1没有输出 WEN： 将数据总线DBUS的值打入工作寄存器W中。 AEN： 将数据总线DBUS的值打入累加器A中。 S2： S2、S1、S0三位组合决定ALU做何种运算。表三：运算功能S2 S1 S0功能0 0 0A+W 加0 0 1A-W 减0 1 0A|W 或0 1 1A&W 与1 0 0A+W+C 带进位加1 0 1A-W-C 带进位减1 1 0A A取反1 1 1A 输出A 2。计算机中实现乘法和除法的原理（1）无符号乘法实例演示（即，列4位乘法具体例子演算的算式）：0101010000000000 010
9、100000010100* 被乘数：5乘数：4 硬件原理框图：ALUAWR1R0被乘数乘数DLRR2(部分积和结果)判断乘数末位乘数右移被乘数左移开始被乘数R0乘数R1循环次数R2R1右移一位（A）+（R0）AA清零输出乘积（A）R3 减一R0左移一位R3=0？C=1？结束YNYN算法流程图：（2）无符号除法实例演示（即，列4位除法具体例子演算的算式）：被除数：8 除数：3 00100011 0010000010000011001000110100001100100011 硬件原理框图：ALUAWR1R0被除数除数DLR标志位C除数右移R2（商）R3（结束标志）初始化：除数左移 算法流程图：Y
10、NN（A）+（R1）A输出商（R2）和余数（A）R3 减一R3=0？C=1？结束YR1右移一位R2左移一位开始被除数R0除数R1循环次数R2（R0）AR1左移3位（A）（R1）AR2左移移入一位1R1右移一位3对应于以上算法如何分配使用COP2000实验仪中的硬件（初步分配，设计完成后再将准确的使用情况填写在此处）（1）无符号乘法符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表四：无符号乘法的硬件分配情况硬件名称实现算法功能描述寄存器R01）初始化时，用来存放被乘数；2）在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R11）初始化时，用来存放乘数；2）在程序执行的
11、过程中，用来存放向右移位后的乘数。寄存器R2计算时用来存放部分积和最后的积累加器A执行ADD A,R?（加法）、SHL R?（左移一位）、SHR （右移一位）等命令时所必须使用的寄存器。寄存器W执行ADD A,R?（加法）等双操作数命令及OR R？时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC1）控制程序按顺序正常执行；2）当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动
12、执行。3）当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令。输出寄存器OUT将运算结果输出到输出寄存器OUT。堆栈ST当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。（2）无符号除法 无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表五：无符号除法的硬件分配情况硬件名称实现算法功能描述寄存器R0初始化时，用来存放被除数和计算后的余数。寄存器R11）初始化时，用来存放除数；2）在程序执行的过程中，用来存放向右移位后的除数。寄存器R2在程序执行过程中，用来保存当前算得的商。寄存器R3当结束标志使用，用来控制程序是否结束（R1右移一位值）。累加器A 执行ADD A,R?（加法）、SUB A,R?（减法）等命令时所必须使用的寄存器。寄存器W执行SUB A,R?（减法）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC1）
