《基于VHDL的UART设计毕业论文》由会员分享，可在线阅读，更多相关《基于VHDL的UART设计毕业论文（55页珍藏版）》请在金锄头文库上搜索。
1、 毕业论文基于VHDL的 UART设计The UART Design Based on VHDL 基于VHDL的UART设计【摘 要】UART是设备和设备间进行通信的关键，当一个设备需要和另一个连接的设备进行通信时，通常采用数字信号，这种源自并行的信号必须转换成串行信号才能通过有线或无线传输到另一台设备。在接收端，串行信号又转换成并行信号进行处理，UART处理这种数据总线和串行口之间的串-并和并-串转换。本文所要实现的就是就是这种串-并和并-串的转换，使之能够进行数据的传输。本文介绍了用FPGA技术实现UART电路的一种方法，用VHDL进行编程，在Modelsim下进行编译及仿真等。【关 键
2、字】FPGA，VHDL，UART，接收，发送【Abstract】UART is the key of communications between devices.When a device needs to communicate with a connected device,usually digital signals applied,which must be transformed into serialised signal to another device through wires or wireless space.When being received to proce
3、ss, the serialised signals must be transformed to parellised signals.UART processes this serial_data to parallel_data /parallel _data to serial_data transform between data bus and slave port. This paper is to implement this serial to parallel and parallel to serial transform and make the transferrin
4、g between data properly.This paper introduces a method implemented by FPGA technique programmed by VHDL,simulated and compiled by Modelsim.【Keywords】FPGA,VHDL ,UART,receive ,send 目 录1 绪论611 EDA 技术发展概况61.1.1 CAD 阶段（20 世纪 60 年代中期20 世纪 80 年代初期）61.1.2 CAE 阶段（20 世纪 80 年代初期20 世纪 90 年代初期）61.1.3 EDA 阶段（20 世
5、纪 90 年代以来）61.2 FPGA的发展及优点71.3 电路设计方法发展81.3.1 自底向下的设计方法9.协同设计；10（1）总体结构的设计10（2）子模块的激活实现（Acitive Module Design）10（3）模块的最后合并（Final Assembly）103模块化分的原则10（3）将不同优化目标的逻辑分开11（4）将松约束的逻辑单元归到同一模块11（6）合适的模块规模114.全局逻辑的设计111.4 ISE软件介绍121.6 本文主要工作132.1 常用的计算机接口132.2 RS-232川口通信简介162.2.2RS-232协议171DSR信号线172DTR 信号线17
6、3RTS 信号线174CTS 信号线175DCD 信号线176RI信号线172.2.3RS-232通信时序和UART192.2.4. 串行通信实现方案203.1 UART实现原理213.2 UART工作流程224.3 波特率发生器模块的实现24RISE_PULSE_COUNT : BD_COUNT := BD9600_HPC );26FULL_PULSE_COUNT = 10,27RISE_PULSE_COUNT = 5274.4 移位寄存器模块的实现274.5奇偶校验器模块实现28PARITY_RULE : PARITY := NONE );284.6 总线选择模块的实现294.7 计数器模
7、块的实现304.8 UART内核模块的实现31（2）奇偶校验器31(5) 波特率发生器344.8.3 UART内核模块的实现37PARITY_RULE : PARITY := NONE );38（2）内部信号定义39（3）串行加载序列的生成方法394.9 UART顶层模块的实现44DATA_BIT : INTEGER := DATA_BIT;45PARITY_RULE : PARITY := PARITY_RULE;45TOTAL_BIT : INTEGER := TOTAL_BIT455.2.1 信号监测器模块的仿真495.2.2 波特率时钟模块的仿真495.2.3 移位寄存器模块的仿真49
8、5.2.4 奇偶校验器模块的仿真495.2.5 总线选择器模块的仿真505.2.6 计数器模块的仿真505.2.7 顶层模块的仿真505.3 FPGA验证511 绪论21 世纪人类将全面进入信息化社会，对微电子信息技术和微电子 VLSI 基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路（IC）技术在微电子领域中占有重要的地位。且伴随着IC技术的发展，电子设计自动化（Electronic Design Automation，EDA）已经逐渐成为重要的设计手段，其广泛应用于模拟与数字电路系统等许多领域。11 EDA 技术发展概
9、况电子设计自动化（EDA，Electronic Design Automation）是指利用计算机完成电子系统的设计。EDA 技术是以计算机和微电子技术为先导，汇集了计算机图形学、拓扑、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。EDA 技术以计算机为工具，代替人完成数字系统的逻辑综合、布局布线和设计仿真等工作。设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。根据电子设计技术的发展特征，EDA技术发展大致分为三个阶段：1.1.1 CAD 阶段（20 世纪 60 年代中期20
10、世纪 80 年代初期）第一阶段的特点是一些单独的工具软件，主要有PCB（Printed Circuit Board）布线设计、电路模拟、逻辑模拟及版图的绘制等，通过计算机的使用，从而将设计人员从大量烦琐重复的计算和绘图工作中解脱出来。例如，目前常用的Protel早期版本Tango，以及用于电路模拟的 SPICE 软件和后来产品化的 IC 版图编辑与设计规则检查系统等软件，都是这个阶段的产品。这个时期的EDA一般称为CAD（Computer Aided Design）。1.1.2 CAE 阶段（20 世纪 80 年代初期20 世纪 90 年代初期）这个阶段在集成电路与电子设计方法学以及设计工具集
11、成化方面取得了许多成果，各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库已齐全。由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE（Computer Aided Engineering）系统。按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程设计自动化。这个阶段主要采用基于单元库的半定制设计方法，采用门阵列和标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入了ASIC时代。多数系统中集成了PCB自动布局布线软件以及热特性、噪声、可靠性等分析软件，进而可以实现电子系统设计自动化。1.1.3 EDA 阶段（20 世纪 9
12、0 年代以来）20 世纪 90 年代以来，微电子技术以惊人的速度发展，其工艺水平达到了深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到 GHz，这为制造出规模更大，速度更快和信息容量很大的芯片系统提供了条件，但同时也对EDA系统提出了更高的要求，并促进了EDA技术的发展。此阶段主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的方案与概念的构思上，下面简单介绍这个阶段EDA技术的主要特征:(1) 高层综合（HLS，High Level Synthesis）的
13、理论与方法取得较大进展，将 EDA设计层次由RT级提高到了系统级（又称行为级），并划分为逻辑综合和测试综合。逻辑综合就是对不同层次和不同形式的设计描述进行转换，通过综合算法，以具体的工艺背景实现高层目标所规定的优化设计，通过设计综合工具，可将电子系统的高层行为描述转换到低层硬件描述和确定的物理实现，使设计人员无须直接面对低层电路，不必了解具体的逻辑器件，从而把精力集中到系统行为建摸和算法设计上。测试综合是以设计结果的性能为目标的综合方法，以电路的时序、功耗、电磁辐射和负载能力等性能指标为综合对象。（2）采用硬件描述语言HDL（Hardware Description Language）来描述1
14、0万门以上的设计，并形成了VHDL（Very High Speed Integrated Circuit HDL）和Verilog HDL两种标准硬件描述语言。它们均支持不同层次的描述，使得复杂IC的描述规范化，便于传递、交流、保存与修改，也便于重复使用。它们多应用于FPGA/CPLD/EPLD的设计中。（3）可测性综合设计 随着ASIC的规模与复杂性的增加，测试难度与费用急剧上升，由此产生了将可测性电路结构制作在ASIC芯片上的想法，于是开发了扫描插入、BLST（内建自测试）、边界扫描等可测性设计（DFT）工具，并已集成到EDA系统中。（4）为带有嵌入IP模块的ASIC设计提供软硬件协同系统
15、设计工具 协同验证弥补了硬件设计和软件设计流程之间的空隙，保证了软硬件之间的同步协调工作。（5）建立并行设计工程 CE（Concurrent Engineering）框架结构的集成化设计环境，以适应当今ASIC的如下一些特点：数字与模拟电路并存，硬件与软件设计并存，产品上市速度要快。在这种集成化设计环境中，使用统一的数据管理系统与完善的通讯管理系统，由若干相关的设计小组共享数据库和知识库，并行地进行设计，而且在各种平台之间可以平滑过度。1.2 FPGA的发展及优点当今社会是数字化社会，数字电路应用非常广泛，其发展从早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场
