《OC、OD、线或线与逻辑》由会员分享，可在线阅读，更多相关《OC、OD、线或线与逻辑（3页珍藏版）》请在金锄头文库上搜索。
1、一什么是OC、OD 集电极开路门（集电极开路OC或源极开路OD）open-drain是漏极开路输出的意思，相当于集电极开路（open-collector）输出，即 ttl中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥 区别。开漏形式的电路有以下几个特点：1利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的 负载.2可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加 任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线
2、 占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是 芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。 如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速 度。3可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供 TTL/CMOS电平输出等。4开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来 连接不同电平的器件，匹配电平用的。5正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRA IN 了。这种输出的主要目的有两个：电平转换和线与。6由于漏级开路，所以后级电路必须接一上拉
3、电阻，上拉电阻的电源电压就可以 决定输出电平。这样你就可以进行任意电平的转换了。7线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如 果本电路不想拉低，就输出高电平，因为OPEN-DRAW上面 的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正 常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） 8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿 的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所 以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时 有要求，则建议用下降沿输出O二什么是线或逻辑与线与逻辑？在一个结点
4、(线)上连接一个上拉电阻到电源VCC或VDD和n个NPN或NMOS晶体管的集电极C或漏极D,这些晶体管的发射极E或源极S都 接到地线上只要有一个晶体管饱和，这个结点(线)就被拉到地线 电平上.因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS)，晶体管 就会饱和，所以这些基极或栅极对这个结点(线)的关系是或非NOR逻辑如 果这个结点后面加一个反相器,就是或OR逻辑.注：个人理解：线与，接上拉电阻至电源0卜A)&(B)=(a+b)，由公式较容易理解线与此概念的由来；如果用下拉电阻和PNP或PMOS管就可以构成与非NAND逻辑，或用负逻辑 关系转换与/或逻辑.注：线或，接下拉电阻至地
5、。卜A)+卜B)=(AB);这些晶体管常常是一些逻辑电路的集电极开路OC或源极开路OD输出端这种 逻辑通常称为线与/线或逻辑,当你看到一些芯片的OC或0D输出端连在一 起,而有一个上拉电阻时，这就是线或/线与了，但有时上拉电阻 做在芯片的输入端内.顺便提示如果不是OC或OD芯片的输出端是不可以连在一起的，总线BUS上 的双向输出端连在一起是有管理的，同时只能有一个作输出，而其他是咼 阻态只能输入.二什么是推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另 一个截止要实现线与需要用OC(open collector)门电路如果输出级的有两个三 极管，始终处于一个导通、
6、一个截止的状态，也就是两个三级管推挽相连，这样 的电路结构称为推拉式电路或图腾柱(Totem-pole)输出电路(可惜，图无法贴 上)。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下 级门灌入T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电 流将是下级门从本级电源经T3、D1拉出。这样一来，输出高低电平时，T3 一 路和T4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于 不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。因此， 推拉式输出级既提高电路的负载能力，又提高开关速度。供你参考。推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中，各负 责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个 导通，所以导通损耗小效率高。输出既可以向负载灌电流，也可以从负载抽取电流。
