频分复用硬件电路

《频分复用硬件电路》由会员分享，可在线阅读，更多相关《频分复用硬件电路（10页珍藏版）》请在金锄头文库上搜索。

1、第1章频分复用1.1系统设计设计一个通信系统，首先是定系统指标和各种参数，在确定了通信特点为电缆全 双工传输以后，根据通信要求中电缆传输12路语音信号带宽为60KHz156KHz, 我们需要分配带宽，语音信号的主带宽为300-3400HZ，加上各频段之间的保护 带，我们给每路语音信号分配4KHz的基带带宽，由于要实现全双工通信，需要 24路信道，若采用DSB双边带调制，需要占用2倍基带带宽，则调制后的一路 信号占用8K带宽，则总共调制后的信号需要8*24=192KHz的带宽，60-156KHz 的传输带宽只有96KHz，显然不够用，故DSB在这里不被采用，我们选择SSB 单边带调制，可以节约一

2、半的频谱资源，每路话音信号只需要4KHz传输带宽， 刚好需要4*24=96KHz，符合信道要求。划分好频段之后，是选择发送和接收机的调制体系，SSB调制有两种常用方法， 一种是移相法，一种是滤波法，为了实现的方便，我们采用滤波法这一更为普遍 采用的方法。由于信号传输频率较低，没有专门的陶瓷或晶体滤波器可用，需要 自制边带滤波器，故需要考虑滤波器的可行性，综合考虑了滤波器的参数后，发 现一次调制是难以实现的，因此采用多级调制，这里采用二级调制，基本思路为： A到B，第一次用：12KHz，16KHz，20KHz调制形成前群，第二次用84，96, 108, 120KHz调制，发送传输带宽为60108

3、KHz； B到A，第一次用：12KHz， 16KHz，20KHz 调制形成前群，第二次用 132KHz，144KHz，156KHz，168KHz 调制，发送传输带宽为108KHz156KHz。这样就把96KHz的低48KHz划分给 了 A的发送，高48KHz划给了 B的发送。由于需要全双工，故这里采用2-4线 转换，避免“自发自收”的现象。SSB信号由于不存在载波分量，故只能用提取导频法来做相干检波解调，因此在 发送端第一级调制之后，应在BPF后插入导频。接收端的本振频率对称于发送 端，A的接收带宽恰好为B的发送带宽，反之亦然。对于B端接收的情况，首 先分别用84KHz，96 KHz，108

4、KHz，120 KHz的本振将滤波选频后的四个前群 搬移到1224 KHz，再经过不同的滤波器把每个前群中的3路信号分离，最后 分别提取导频后与自身信号相乘检波，低通滤波后得到各路语音信号。另外，本系统中传输电缆及音频接口均为600欧姆的端接阻抗，故所有模块之间 采用600欧的阻抗匹配。系统框图如图3-1所示，系统发射与接收框图分别见图3-2、图3-3。这里只给出 A发送B接收的框图，B发送A接收类似，只是改变了第二级混频本振的频率 和相应的滤波器。收端信追SS5O HFF暂毬7JMS54 .Ml图i-i系统框图图1-2 A端发送框图/WAW初住拊眄時96kHz456 脸 血 fH| SSHT

5、R勺 聽 冲魯 SSB r _遐制晋B HF-121110i1SSB1 ：12kHr二錘就.禅1前爪图1-3 B端接收框图 12 16| SSB鯉器, -:SSB2 U Z4S3B 解洞器L新；删I EHB押S3- B :7r亠? .W -IS11ID10111ZA1LOfiklli嶼q賊嗣:1.2系统单元硬件系统设计本系统主要硬件电路由：调制电路、解调电路、数字频率合成器、四二线转换电 路、滤波器、导频插入及提取电路、加法电路、放大衰减电路等组成。下面一一 阐述电路设计方案以及器件选择和参数计算。321调制解调电路设计该模型中的核心器件是模拟乘法器,它实现了对基带信号的调制，本系统中采用 的

6、是AD835来实现调制器的设计。AD835是一片基于双差分对模拟相乘器原理 制成的四象限相乘器芯片，具有较好的载波抑制功能。图3-4 AD835器件原理图图3-5 AD835模拟乘法器引脚图乘法器AD835可以实现250MHz带宽内的混频，这对于我们的设计完全满足要 求。而且其输出幅度在不同频率值时相对稳定，外围电路也相对简单，不需要进 行复杂的调零调试，只需要对Z的直流输入进行相对调整即可。其基本原理框 图如图3-5所示。其中W=XxY+Z。3.2.2数字频率合成器 由于调制与解调都有众多不同频率的本振，且频率都较低，故选用DDS数字频 率合成的方法。直接数字频率合成器（DDS）技术，具有频

7、率切换速度快，很容易提高频率分辨 率、对硬件要求低、可编程全数字化便于单片集成、有利于降低成本、提高可靠 性并便于生产等优点。目前各大芯片制造厂商都相继推出采用先进CMOS工艺 生产的高性能和多功能的DDS芯片，专用DDS芯片采用了特定工艺，内部数字 信号抖动很小，输出信号的质量高。然而在某些场合，由于专用的DDS芯片的 控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这 时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解 决方法，它的可重配置性结构能方便的实现各种复杂的调制功能，具有很好的实 用性和灵活性。图3-6 DDS调频原理框图.V?Z I y

8、 XHil-in xsxr i-4LSL.ill ：FE K : TTi in iAiJT： 5T.I4-T? 6JAt!T3?ill1”AI：TJ 4IvaLp fAUTJ JHn-F1- ?Ah-r：:KIAJ :Z* 1nnj . 1 KIN DAFXC H皿v-Tm主3n#7-一昌niin EM”11 IJslorrrcq|K 一 儿iKt |fKt,I*图3-7产生12K本振的电路DDS电路及系统构成设计的系统中，采用比较通用的51系列单片机AT89S52作为系统的控制处 理单元。利用P0 口和P2 口构成显示和键盘接口，显示由一个液晶模块LCD 构成，键盘由09及设定和确认键（共1

9、2个按键）构成，P1 口来完成与 AD9852串行数据口的通信和控制。由于AD9852使用COMS工艺，供电电 压是+3.3V，所以存在TTL电路和CMOS电路的电平转换问题。采用PHILIPS 公司的74LVT245B作为+5V电源下的逻辑电平到+3.3V逻辑电平的转换器 件。它是三态输出的双向总线收发器，供电电压为+3.3V，延迟时间为2.4ns， 可以完成5V的TTL逻辑电平到3.3VCMOS逻辑电平的转换。DDS的D/A输出信号经过一个7阶的椭圆函数滤波器滤波后输出纯净的正 弦波，再送入到DDS内部集成的高速比较器整形后输出所需要的方波信号， 这样可以减少后级电路的触发误差，同时也可以

10、经过滤波器后直接输出正 弦信号。3.2.3四-二线转换电路由于语音信号是收和发同时存在（收二线，发二线），所以是四线，而传输线是二线, 这就需要进行四-二线转换。四-二线转换原理图如图7所示。在将二次群信号送 入电缆传输时，为了使发送方不至于收到自己发出的信号，采用混合线圈。其中电 阻均取600 欧, T1线圈匝数比1： 1，这样输入阻抗600欧姆变换到次级线圈后 保持不变，和R1R2R3形成平衡电桥，可抑制回波。m图3-8四二线转换电路3.2.4滤波器设计本系统中多处用到滤波器。首先，信号调制采用SSB滤波法调制，需要Q值较 高的边带滤波器，直接影响到调制信号频谱的纯度；其次，二级调制后也需

11、要带 通滤波器来滤出所需要的差频，即下边带。信号的解调同样需要滤波器，第一级解调之前通过带通滤波器取出需要的前群； 第二级解调，即与提取出的导频相干解调，解调后通过带通滤波器取差频，之所 以用带通而不是低通滤波，是因为需要滤掉第一级调制前没有完全滤除的其他前 群混频出的带外无用信号；在第二级相干解调之后需通过一个低通滤波，滤出所 需的300-3400HZ的音频信号，最后需要在输出端接一个隔直电容去除直流分量。 下面给出各滤波器的参数（只给出A发送、B接收部分的滤波器参数，B发送、 A接收部分的同理），见表3-1，其中频率单位均为KHz。指定A发送端第一级调制后的滤波器分别为1BPF1-1BPF

12、3,第二级调制后的滤 波器分别为1BPF4-1BPF7，B接收端第一级解调前的滤波器为2BPF1-2BPF4, 第一级解调后的滤波器为2BPF5-2BPF7，最后的低通滤波器为LPF,框图见图 3-1。表3-1滤波器参数设计（单位KHz）滤波器序号中心频率通带带宽阻带带宽归一化过渡带A 发 送 端1BPF113.853.14.35%1BPF217.853.14.33.75%1BPF321.853.14.33%1BPF466123614.3%1BPF578123612.5%1BPF690123611.1%1BPF7102123610%E接收端2BPF1同 1BPF42BPF2同 1BPF52BP

13、F3同 1BPF62BPF4同 1BPF72BPF513.73.44.65%2BPF617.73.44.63.75%2BPF721.73.44.63%B接 收端滤波器序号截止频率LPF43.2.5导频插入、提取电路抑制载波调制在已调信号中不含有载波功率,或者由于载漏存在功率不恒定的载 频，不能直接提取载波。可采用插入导频法，发送端导频的插入，应插在信号功率 为零的地方。又由于功率要求导频的功率小于总功率的10%,也即导频的功率Pc0.1mw,故采用一加法器，在第一级调制滤波后插入衰减后的导频，衰减量通过 电位器R控制。一般来说插入导频需要插入90度的正交载波，但若在接收端低 通滤波器后接一个隔

14、直电容，也可直接插入原始载波。具体电路见图3-9。iotnraIDOkD+C310uF4L=1LOrt=吉C5朮3D1JL1单的号频佶亠一-I$图3-9导频插入电路图3-10导频提取电路TTIjODTLJfJCMT3TBRE1SKSITFCAKLWmnUTLjCWPHLTEHntEQ SITCAPIjMFFTLTER.FBEQEETOAP_iyHiSmTERv+C5KDVrrjriiJTTTL在接收端二级调制处，第二本振就是提取出的导频。导频提取可采用窄带 导频滤波器，或直接用锁相环来提取。相比之下后者功耗更大，但是更稳 定，可自动跟踪漂移的导频。这里我们选用NE564集成模拟锁相环，该集成电路工作频率可到50MHZ，内带压控振荡器、鉴相器、限幅器。输入带 有导频的边带信号，即可锁定导频的频率稳定输出，用于相干检波，如上 图 3-10。