《半导体名词解释》由会员分享，可在线阅读，更多相关《半导体名词解释（67页珍藏版）》请在金锄头文库上搜索。
1、ACTIVE AREA积极区(工作区)积极晶体管 (ACTIVE FRANSISTOR)被制造的区域即所谓的积极区(active area)在原则之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于运用到局部场氧化之环节因此 Active AREA会受到鸟嘴(BIRDS BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM之场区氧化而言大概会有O.5 UM之BIRDS BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UMAcetone丙酮1.丙碗是有机溶剂的
2、一种，分子式为CH30HCH32.性质：无色，具剌激性薄荷臭味之液体3.用途：在FAB内之用途，重要在于黄光室内正光阻之清洗、擦拭4毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。5容许浓度 :1000ppmADI显影后检查After Developing Inspection之缩写目的：检查黄光室制程;光阻覆盖对准曝光弓显影。发现缺陷后，如覆盖不良、显影不良等即予修改(Rework)以维产品良率、品质。措施：运用目检、显微镜为之。AEI蚀刻后检查1. AEI 即After Et
3、ching Inspection，在蚀刻制程光阻清除、前反光阻清除后，分别对产品实行主检或抽样检查。2. AEI之目的有四： 2-1提高产品良率，避免不良品外流。 2-2达到品质的一致性和制程之反复性。 2-3显示制程能力之指针。 2-4避免异常扩大，节省成本3. 一般AEI检查出来之不良品，非必要时很少做修改。由于重去氧化层或重长氧化层也许导致组件特性变化可靠性变差、缺陷密度增长。生产成本增高，以及良率减少之缺陷。Air Shower空气洗尘室进入干净室之前，须穿无尘衣，因在外面更衣室之故无尘衣上沽着尘埃，故进干净室之前须经空气喷洗机将尘埃吹掉。Alignment对准目的：在IC的制造过程中
4、，必须通过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。措施：运用芯片上的对准键一般用十字键和光罩上的对准键合对为之方式：1.人眼对准， 2.用光、电组合替代人眼，即机械式对准。ALLOY/Sinter融合ALLOY之目的在使铝与硅基（SILICON SUBSTRATE）之接钢有OHMIIC特性，即电压与电流成线性关系。ALLOY也可减少接触的阻力值。AL/SI铝/硅 靶此为金属溅镀时所使用的一种金属合金材料运用AR游离的离子，让其撞击此靶的表面，把AL/SI的原子撞击出来，而镀在芯片表面上，一般使用之构成为AL/SI(1%)，将此当做组件与外界导线连
5、接。AL/SI/CU铝/硅/铜金属溅镀时所使用的原料名称，一般是称为TARGET，其成分为0.5% 铜，1% 硅及98.5%铝，一般制程一般是使用99%铝 1%硅后来为了金属电荷迁移现象(ELEC TROMIGRATION) 故渗加0.5%铜减少金属电荷迁移ALUMINUM铝此为金属溅镀时，所使用的一种金属材料，运用AR离子，让其撞击此种材料做成的靶表面把AL原子撞击出来，而镀在芯片表面上，将此做为组件与外界导线之连接。ANGLE LAPPING角度研磨ANGLELAPPING 的目的是为了测量JUNCTION的深度，所作的芯片前解决，这种采用光线干涉测量的措施就称之ANAGLE LAPPIN
6、G。公式为Xj =l/NF，即JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。但徐徐的随着VLSI组件的缩小，精确度及精密度都无法因应，如SRP(SPREADING RESISTANCE PRQBING) 也是应用ANGLE LAPPING的措施作前解决，采用的措施是以表面植入浓度与阻质的相应关系求出JUNCTION的深度，精确度远超过入射光干涉法。ANGSTROM埃是一种长度单位，其大小为1公尺的佰亿分之一，约人的头发宽度之伍拾万分之一。此单位常用于IC制程上，表达其层(如SiO2，POLY，SIN)厚度时用。APCVD (ATMOSPRESSURE)常压化学气相沉积APCVD
7、为 ATMOSPHERE(大气), PRESSURE （压力）, CHEMICAL (化学), VAPOR(气相) 及 DEPOSITION (沉积) 的缩写， 也就是说， 反映气体(如 SIH4(g)，PH3（g）, B2H6和 O2 （g）) 在常压下起化学反映而生成一层固态的生成物 (如 BPSG)于芯片上。As75砷自然界元素之一。由33个质子42个中子及75个电子所构成。半导体工业用的砷离子(As+)可由AsH气体分解而得到。As是N-type dopant常用做N-场区空乏区及S/D植入。Ashing, Stripping电浆光阻清除l.电浆光阻清除，就是以电浆(Plasma)的方
8、式将芯片表面之光阻加以清除。2. 电浆光阻清除的原理系运用氧气在电浆中所产生之自由基(Radical)与光阻(高分子的有机物)发生作用，产生挥发性的气体，再由邦浦抽走，达到光阻清除的目的。反映机构如下示: O + PR CO2 ; H2O ; Polymer fragments，-3. 电浆光阻清除的生产速率(throughput)一般较酸液光阻清除为慢但是若产品通过离子植入或电浆蚀刻后表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻无法将表面已变质之光阻加以清除故均必须先以电浆光阻清除之方式来做。Assembly晶粒封装以树脂或陶瓷材料将晶粒包在其中以达到保护晶
9、粒，隔绝环境污染的目的，而此一连串的加工过程即称为晶粒封装(Assembly)。 封装的材料不同，其封装的作法亦不同，我司几乎都是以树脂材料作晶粒的封装制程涉及：芯片切割 晶粒目检 晶粒上架(导线架，即Leadframe) 焊线 模压封装 稳定烘烤(使树脂物性稳定) 切框、弯脚成型 脚沾锡 盖印完毕。 以树脂为材料之IC一般用于消费性产品如计算机、计算横。而以陶瓷作封装材料之IC属于高信赖度之组件，一般用于飞弹、火箭等较精密的产品上。Back Grinding晶背研磨运用研磨机将芯片背面磨薄以便测试包装，着重的是厚度、均匀度、及背面之干净度。一般6吋芯片之厚度约20 mil30 mil左右，为
10、了便于晶粒封装打线，故须将芯片厚度磨薄至10 mil-15mil左右。Bake, Soft bake, Hard bake烘培、软烤、预烤烘烤（Bake）:在机集成电路芯片的制造过程中，将芯片置于稍高温 (60C250C)的烘箱内或热板上均可谓之烘烤。随其目的不同，可辨别为软烤(Soft bake)与预烤(Hard bake)。软烤(Soft bake) :其使用时机是在上完光阻后，重要目的是为了将光阻中的溶剂蒸发清除，并且可增长光阻与芯片之附着力。预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，重要目的为清除水气，增长光阻附着性，特别在湿蚀刻(wet etchin
11、g)更为重要，预烤不全常会导致过蚀刻。BF2二氟化硼一种供做离子植入用之离子。BF2+是由BF3气体经灯丝加热分解成： B10，B11，F19，B10 BF2，B11F2 经Extraction拉出及质谱磁场分析后而得到。是一种p-type离子，一般用做VT 植入（ 层）及S/D质植入。BOAT晶舟BOAT原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送，清洗及加工，这种承载芯片的工具，我们称之为BOAT。 一般BOAT有两种材质，一是石英，另一是铁氟龙。石英BOAT用在温度较高(不小于300C)的场合。而铁氟龙BOAT则用在传送或酸解决的场合。B. O. E.缓冲蚀刻液B.
12、O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表达HF: NH4F =l:6的成分混合而成。HF为重要的蚀刻液，NH4F则做为缓冲剂使用。运用NH4F固定H的浓度，使之保持一定的蚀刻率。 HF会侵蚀玻璃及任何硅石的物质， 对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。Bonding Pad焊垫焊垫-晶粒用以连接金线或铝线的金属层。在晶粒封装(Assembly)的制程中，有一种环节是作焊线;即是用金线(塑料包装体)或铝线(陶瓷包装体)将晶粒的线路与包装体之各个接脚依焊线图(Bonding Diagram)连接在一起，如此一来，晶粒的功能才干有效地用。 由于晶粒上的金属线路
13、的宽度及间隙都非常窄小 (目前TI-Acer的产品约是0.5微米左右的线宽或间隙) ，而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度规定的限制，祇能做到1.0-1.3mill (25.433微米)左右。在此状况下要把二、三十微米的金属线直接连接到金属线路间距只有0.5微米的晶上，一定会导致多条铝路的桥接，故晶粒上的铝路，在其末端皆设计成一种4mil见方的金属层，此即为焊垫，以作为接线用。 焊垫一般分布在晶粒之四个周边上 (以利封装时的焊线作业)，其形状多为正方形，亦有人将第一焊线点做成圆形，以资辨认。焊垫由于要作接线其上的护层必须蚀刻掉，故可在焊垫上清晰地看到开窗线。而
14、晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。Boron硼自然界元素之一，由五个质子及六个中子所构成、因此原子量是11。此外有同位素，是由5个质子及5个中子所构成，原子量是 10,(B10)，自然界中这两种同位素之比例是4:1，可由磁场质谱分析中看出。 是一种p-type离子（B11+），用来做场区、井区、VT及S/D植入。BPSG含硼及磷的硅化物BPSG乃介于POLY之上，METAL之下，可做为上下二层绝缘之用，加硼、磷，重要目的在使回流后的STEP较平缓，以避免METAL LINE溅镀上去后，导致断线。BREAKDOWN VOLTAGE崩溃电压 反向P
15、-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定位如下时反向电流很小，而当所加电压不小于此特定位 后，反向电流会急遽的增长，此特定值也就是吾人所谓的崩溃电压(BREAKDOWN VOLTAGE)一般吾人定义反向P+-N接面之反向电流为1UA时之电压为崩溃电压在P+-N或为N +- P之接回组件中崩溃电压，随着N(或者P)之浓度之增长而减小。Burn in预烧实验预烧(Burn in)为可靠性测试的一种，旨在检查出那些在使用初期即损坏的产品，而在出货前予以剔除。 预坏实验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除初期夭折产品之目的。 预烧实验分为静态预烧(Static Burn in)与动态预烧(Dynamic Burn in)两种，前者
