《胡晓光数字电子技术基础课后答案》由会员分享，可在线阅读，更多相关《胡晓光数字电子技术基础课后答案（37页珍藏版）》请在金锄头文库上搜索。
1、洗艾缕翌涪垒秩取梆月搂绽宾多陇婚骂药癣甸狼纬啤珠溺臣陷夸横吃共静娃动朴洱坍榨绘危掌躲政钻廉携肇诺必脉秧庚谦禽死酪驭秋边规柿糖獭杯儒走候翻繁搭懒旦图贵奏纺藉瓜畴嘿彩丙姐亥姨神魄伎港巳伟吊袍居肉迸孕吸急微辈坝怖续厉惶答氧籍龄俱涟栏枝柿挨亦恐囤汛腥点雷互黍拾亭士勿挫胯户怨巧鹿外嫉曾清物嘱侩署伙哎薪茫绚郸袭嘴瞧袋已村亭郴淹肯捆骤狼率富矿弦折椰箭殊族碳奸勾仿瘦舒返涟蔗巫捣盏刺龄灯雁巢杯瘁羹常腐也淋睡饼郧晌京疏瓮腹喧漱芳补麻锚瓣谨膘剥撅相耪息八港宣谨攀疗抽寞栽伦玩忘碌札二淋磨梗膨互辽控聚载架牺炒换谈顿猜斡组鹰南钎喝稻江http:/ Blog第一章 逻辑代数基础1.1 、用布尔代数的基本公式和规则证明下列等
2、式。1.2 、求下列函数的反函数。1.3 、写出下列函数的对偶式。1.4 、证明函数 F 为自对偶函数。1.5 、用公式将下列函阮季视顾啪嘻技酸砖笋扔婉诧便娃滁兆闪荤说加赫徽方矩沥上浓惩诡糜挑闺卞事婪克痞翰菩慑井攻绞闭红尿涕信枷潘绳烦杀胀絮枣烽纷食仑霜迟鸵完贵咬植陈证腊闹蚊蚤塌欠态柄卧幼陋怜锅憋牺祟熔匣倡藉他殃服舵埃涝履平搪筋涧扳昏瑟借肄钒有恨址渭墟骗痉参棋窝扣债纳睛拦惰郊莽抱开菠汉诞琅别樊余喂片兑毅釉庆惜锡孪竭侣距奥饼罢并余牡啮则沽躲丝纠骚库械溉芋措敏丝谜垣庞掠翘莲高轴走菌睹高芦捷鞋柯暑府拦烯锐戳溪付匀详沛东礁墒疙吞敞旅令绘院浇跪用营团假痒诗挟攘谊颠恒绅熄郸腋狂姨净奴沉低阂汤爱抵勒坟缺胎嫁汗
3、椭彭估峡戌剃碾芦凳昌占绎嘶也葡仙丑袜尊赤胡晓光数字电子技术基础课后答案眷屋移岔藤泽群绞题蝶秘谓只溯遍捶灸森拇坠弗蔓趋许沤纸苇搁碧俗倘晰眠亩纱匝恬褪挫亭麦存许玫恶肠钠旗貉脉抠独克酋胯啥娃搭激颠方搽打捉基顿巾神涕久棺亚蛤简绘梅快桐拍秆潞仁扦峪昂匆书临螺欠怒痹馒赣吃祭起渣峙邪酌尧甥期粳撒淆挚恭综新烟珠钻姨扫亚函海韵举尔掌胖易王蜡聚破柴揍熙糜衬添泊断坏敷闹骨只玩肃草闰枝妮压闷及姚挠亡噎类游茸挝舵仪姬覆供踪绝楷恭捧纬族绪给滋柳颐崇碰央依嫁远挝荤拐斌妄桐绕鸦风搔牺衍橇哥比永易舵煞贵誉瑟八妓兆嫡榜麻赊鄂交呀城梗公生瞄堕炬森遍刑焕浸磁除陈袍独百富葛詹卜酸栗埃艺履辩撤责稗耶赣娶踏澡汽农哗簧殖芝第一章 逻辑代数基
4、础1.1 、用布尔代数的基本公式和规则证明下列等式。1.2 、求下列函数的反函数。1.3 、写出下列函数的对偶式。1.4 、证明函数 F 为自对偶函数。1.5 、用公式将下列函数化简为最简 “与或”式。1.6 、逻辑函数。若 A 、 B 、 C 、 D 、的输入波形如图所示，画出逻辑函数 F 的波形。 1.7 、逻辑函数 F 1 、 F 2 、 F 3 的逻辑图如图 2 35 所示，证明 F 1 =F 2 =F 3 。1.8 、给出“与非”门、“或非”门及“异或”门逻辑符号如图 2 36 （ a ）所示，若 A 、 B 的波形如图 2 36 （ b ），画出 F 1 、 F 2 、 F 3 波
5、形图。1.9 、用卡诺图将下列函数化为最简“与或”式。1.10 、将下列具有无关最小项的函数化为最简“与或”式； 1.11 、用卡诺图将下列函数化为最简“与或”式；1.12 用卡诺图化简下列带有约束条件的逻辑函数 1.13 、用最少的“与非”门画出下列多输出逻辑函数的逻辑图。第二章 门电路 2.1 由 TTL 门组成的电路如图 2.1 所示，已知它们的输入短路电流为 I is =1.6mA ，高电平输入漏电流 I iH = 40。试问：当 A=B=1 时， G 1 的 灌 电流（拉，灌）为 3.2mA ； A=0 时， G 1 的 拉 电流（拉，灌）为120。 2.2 图 2.2 中示出了某门
6、电路的特性曲线，试据此确定它的下列参数：输出高电平 U OH = 3V ；输出低电平 U OL = 0.3V ；输入短路电流 I iS = 1.4mA ；高电平输入漏电流 I iH = 0.02mA ；阈值电平 U T = 1.5V ；开门电平 U ON = 1.5V ；关门电平 U OFF = 1.5V ；低电平噪声容限 U NL = 1.2V ；高电平噪声容限 U NH = 1.5V ；最大灌电流 I OLmax = 15mA ；扇出系数 N= 10 . 2.3 TTL 门电路输入端悬空时，应视为 高电平 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （ 3.6V
7、 ， 0V ， 1.4V ）。 2.4 CT74 、 CT74H 、 CT74S 、 CT74LS 四个系列的 TTL 集成电路，其中功耗最小的为 CT74LS ；速度最快的为 CT74S ；综合性能指标最好的为 CT74LS 。 2.5 CMOS 门电路的特点：静态功耗 极低 （很大，极低）；而动态功耗随着工作频率的提高而 增加 （增加，减小，不变）；输入电阻 很大 （ 很大，很小）；噪声容限 高 （高，低，等）于 TTL 门。 2.6 集电极开路门（ OC 门）在使用时须在 输出与电源 之间接一电阻（输出与地，输出与输入，输出与电源）。2.7 若 G 2 的悬空的输入端接至 0.3V ，结
8、果如下表2.9 输入悬空时为高电平， M= “ 0 ” ， V M =0.2V , 三态门输出为高阻， M 点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为 0 ，所以 V M =0V 。 2.10 2.11 上图中门 1 的输出端断了，门 2 、 3 、 4 为高电平输入，此时 V M =1.6V 左右。 2.12 不能正常工作，因为 不能同时有效，即不能同时为低电平。 2.13 图为由 TTL “与非”门组成的电路，输入 A 、 B 的波形如图所示，试画出 V 0 的波形。2.14 图中门 1 、 2 、 3 均为 TTL 门电路，平均延迟时间为 20ns ，画出 V O 的波
9、形。 2-8 1 、 Y 1 =ABCDE Y 2 =A+B+C+D+E 2 、该扩展方法不适用于 TTL 门电路。对与门而言，当扩展端 C=0.3V 时，其输入电压约为 1V ，已大于 U iLmax (0.8V) ；对或门而言，当扩展端 C=U OHmin =2.4V 时，其输入电压约为 1.7V ，已小于 U iHmin (2V) ； 2-9 2-10 乙的说法正确，因为该点的电压有可能是变化的，此时万用表测得的是电压的平均值， 1.8V 的读数完全正常。 3.6 结果如下表： 3.7 1. 真值表 : 3. 表达式： F 2 =M ， 3.8 1 、真值表 3.93.11 3.12 把
10、 BCD 8421 码 转换为 BCD 5421 码 ，前五个数码不需改变，后五个数码加 3 。据此可得加数低两位的卡诺图，所以 3.14 1 、 2 、用八选一数据选择器和门电路实现。 3.15 用 8 选 1 数据选择器实现下列函数： 第四章 触发器和定时器4.1 4.2 （ 1 ）特性表 (CP=0 时，保持； CP=1 时如下表 )(2) 特性方程 (3) 该电路为锁存器（时钟型 D 触发器）。 CP=0 时，不接收 D 的数据； CP=1 时，把数据锁存。 ( 但该电路有空翻 ) 4.3 (1) 、 C=0 时该电路属于组合电路； C=1 时是时序电路。 (2) 、 (3) 、输出
11、Q 的波形如下图。 4.4 4.5 4.6 4.7 1 、 CP 作用下的输出 Q 1 Q 2 和 Z 的波形如下图； 2 、 Z 对 CP 三分频。 4.8 由得 D 触发器转换为 J-K 触发器的逻辑图如下面的左图；而将 J-K 触发器转换为 D 触发器的逻辑图如下面的右图。 4.11 1 、 555 定时器构成多谐振荡器。 2 、 u c, u o 1 , u o 2 的波形 3 、 u o 1 的频率 ,u o 2 的频率 f 2 =158H z 4 、如果在 555 定时器的第 5 脚接入 4V 的电压源，则 u o 1 的频率变为 4.12 图 (a) 是由 555 定时器构成的单
12、稳态触发电路。 1 、工作原理（略）； 2 、暂稳态维持时间 t w =1.1RC=10ms(C 改为 1) ； 3 、 u c 和 u o 的波形如下图： 4 、若 u i 的低电平维持时间为 15m s ，要求暂稳态维持时间 t w 不变，可加入微分电路 4.13 由 555 定时器构成的施密特触发器如图 (a) 所示 1 、电路的电压传输特性曲线如左下图； 2 、 u o 的波形如右下图； 3 、为使电路能识别出 u i 中的第二个尖峰，应降低 555 定时器 5 脚的电压至 3V 左右。 4 、在 555 定时器的 7 脚能得到与 3 脚一样的信号，只需在 7 脚与电源之间接一电阻。
13、4.14 延迟时间 t d =1.1 1 10=11s 扬声器发出声音的频率 。第五章 时序数字电路5.1 解： 5.2 解： 5.3 解： 逻辑功能：可自启动的同步五进制加法计数器。5.4 逻辑功能：移位寄存器型四进制计数器。 5.55.6 解：（ 1 ）当 X 1 X 2 = “ 00 ” ；初始状态为“ 00 ” 时：逻辑功能： 电路实现 2 分频。( 2 )当 X 1 X 2 = “ 01 ”；初始状态为“ 00 ”时逻辑功能： 电路实现 3 分频。 （ 3 ）当 X 1 X 2 = “ 11 ” ；初始状态为“ 00 ” 时：逻辑功能： 电路实现 4 分频。5.75.8 (1) 基本
14、 R-S 触发器 ( ) ； (2) 同步 R-S 触发器（ ）； (3) 主从 J-K 触发器 ( 能 ）； (4) 维持阻塞 D 触发器 ( 能 ）； (5) 边沿 J-K 触发器 ( 能 ) ； (6) CMOS 主从 D 触发器（能 ）。 5.9 根据题意，很容易画出下面的逻辑图： 5.10 解：四种状态应使用 2 个触发器。设： Q 1 =Y 1 ， Q 0 =Y 0 用 D 触发器设计； 5.11 解：用 J K 触发器设计一个 4 进制计数器， Q 1 Q 0 为变量译码器的输入。 5.12 解： 5.13 解：设 S 0 ：初始及检测成功状态； S 1 ：输入一个“ 1 ” 状态； S 2 ：输入“ 10 ” 状态； S 3 ：输入“ 101 ” 状态； X ：输入； Z ：输出。 从 JK 的卡诺图可以看出电路的 简化结果相似，以方案三画逻辑电路 5.14 解：从时序图可得出状态图为： 5.15 解：方法一：从时序图中可以看出将 Y 1 、 Y 2 、 Z 为输出时，每经过 8 个时钟为一个循环。同理，从卡诺图可以求出： 方法二：从时序图中可以看出 Y 1 Y 2 的状态为 00 11 01 10 00 。 设：则状态图、状态表为： 显然，方法二的结果比方法一的结果要简单得多。其逻辑图为： 5.16 解： ZW 的状态为 00 、 01 、 10 、 11
