《李思辉EDA课程设计》由会员分享，可在线阅读，更多相关《李思辉EDA课程设计（24页珍藏版）》请在金锄头文库上搜索。
1、东北 石 油 大 学课 程 设 计课 程 ED技术课程设计 题 目 数字频率计 院 系 电子科学学院 专业班级 电子信息工程 学生姓名 李思辉 学生学号 5 指导教师 2011年3 月11日东北石油大学课程设计任务书课程 DA技术课程设计题目 数字频率计专业 姓名 学号主要内容、基本要求、主要参考资料等主要内容：数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它在测量其他物理量如转速、振动频率等方面获得广泛应用。本课程设计主要是完成一个频率范围是09999Hz的能测量方波信号的频率的频率计的设计。基本要求：1、设计一个能测量方波信号的频率的频率计。2、测量的频率范围是099999
2、H。3、结果用十进制数显示.主要参考资料：1 潘松著EDA技术实用教程(第二版）。 北京：科学出版社,2005。2 康华光主编电子技术基础 模拟部分. 北京：高教出版社,26。 阎石主编.数字电子技术基础。 北京:高教出版社，003。完成期限 21。3。11 指导教师 专业负责人 211年 3月7日一、总体设计思想1.基本原理所谓频率,就是周期性信号在单位时间(1）里变化的次数。本频率计设计测量频率的基本原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来,最后用显示译码器，把锁存的结果用D数码显示管显示出来.根据数字频率
3、计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能,即整个数字频率计系统分为分频模块、控制模块、计数模块、译码模块和量程自动切换模块等几个单元，并且分别用VDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。 本频率计设计还可以测量周期性信号，其基本原理与测量频率的基本原理基本一样，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把被测信号一个周期内标准基准信号的脉冲计数的结果，用锁存器锁存起来,最后用显示译码器,把锁存的结果用LED数码显示管显示出来，显示管的读数就是被测信号以标准信号的周期为单位乘积的周期。设计框图 2。1数字频率计的
4、基本设计原理数码显示译码驱动电路信号整形电路锁存器计数器 脉冲发生器测频控制信号发生器 二、设计步骤和调试过程1、总体设计电路、模块设计和相应模块程序及仿真2。1 4位十进制计数器模块4位十进制计数器模块包含个级联十进制计数器,用来对施加到时钟脉冲输入端的待测信号产生的脉冲进行计数,十进制计数器具有集束使能、清零控制和进位扩展输出的功能。使能信号和清零信号由闸门控制模块的控制信号发生器所产生来对个级联十进制计数器周期性的计数进行控制。(1）十进制计数器元件的设计在源程序中COU是计数器进位输出;CQ30是计数器的状态输出;LK是始终输入端；S是复位控制输入端，当R=1时，CQ3。0=0；E是使
5、能控制输入端，当EN=1时,计数器计数,当N=0时,计数器保持状态不变。编译成功后进行仿真，其仿真波形如下：图3在项目编译仿真成功后,将设计的十进制计数器电路设置成可调用的元件ju10。sm，用于以下的顶层设计。图(）4位十进制计数器的顶层设计新建一个原理图编辑窗,从当前的工程目录中凋出4个十进制计数器元件jihu0。sym,并按如图所示的位十进制计数器的顶层原理图完成电路连接。图5完成4位十进制计数器的原理图编辑以后，即可进行仿真测试和波形分析，其仿真输出波形如图所示，当RT、=是其计数值在0到999之间循环变化,COUT为计数进位输出信号,作为后面的量程自动切换模块的输入脉冲。图6因此仿真
6、结果正确无误，可将以上设计的4位十进制计数器设置成可调用的元件iu1_4。m，以备高层设计中使用,其元件符号图如下图所示。图722 控制模块设计1)闸门信号的设计频率计电路工作时先要产生一个计数允许信号（即闸门信号）,闸门信号的宽度为单位时间,如1S.在闸门信号有效时间内，对被测信号计数，即为信号的频率。该频率计电路的精度取决于闸门信号T。本设计中选取的基准信号频率为750kz，为了得到s高电平的周期性闸门信号，本设计采用对频率为75khz基准信号先进行7分频,再进行3个1分频，最后进行11分频，再用非门对分频出的信号进行取非变换，这样得到的门闸信号高电平为秒钟。（1）5进制计数器的程序如下：
7、liray ee;se ee。std_oc_116all;useieeesd_logcunsined.all;enity shu75 isport（k,r，n:nstd_ogic；cq：out stdogicectr（7 dwnto 0）；cout：ou td_log）；n is75;rchiteue ehv of jsu75 isginross(ck，rt,en）varibl ci：std_logic_vector（ downt)；egni rs=1 heni：(ohers=0)；eliclknand ck= thenif e=1 tnif ci0）； f；edif；endi;if qi=7
8、4 then co=1;ese cout=0；en if；qqi；en procss；end behav；编译成功后生成元件图如下：图（）11进制计数器的程序如下：lry e;use iee。std_ogic_16ll；e ieee.td_logic_unigned。al;tity jish1 iport（lk，rt，n：in std_logi；cq：ot std_ogic_vetor（nto 0);cout：out st_logic）；end ihu1；architecte hav f js11 sginproc(cl，rs，en）vriable c：stdogic_veor（3 downo
9、0)；bgnf rst= h cq:=(othes=0)；elif ckevent ndck=1tnif n thenif ci10 the q：=qi+1；lseci：=（others=0）；ndif;end if;ndi;if cq=1then cout1;el cou=0;endi；q=i;ed poces；dbeav;编译成功后生成元件图如下:图92)。D触发器的设计其程序如下:libraryiee；s ieeed_oic_1164.all;entity reg_ ispot（lk，d：int_lgic;q：out std_ogic)；nd r_2;arctecturebehaf e_
10、 ssinal1:t_lo；begn pocess(clk)in i clkvent ad clk henq1=d；endif;endprs；q=1;enbehav;编译成功后生成如下元件图：图0将生成的进制计数器、11进制计数器、10进制计数器和非门按下图连接来得到S高电平门闸信号。图11将其电路图进行仿真，其仿真波形如下:图1对照其仿真波形，其输出门闸信号高电平为1S,符合设计，将其电路生成如下元件图，以便顶层调用.图132）。控制信号发生器模块该模块主要根据输入高电平的1闸门信号，产生计数允许信号N，该信号的高电平的持续时间即计数允许时间，与输入的门闸控制时钟脉冲周期相同；产生清零信号S
11、，在计数使能前对计数器先清零；产生存储信号OA，在计数结束后,利用上升沿把最新的频率测量值保存在显示寄存器中。为了产生清零信号S,使能信EN和存储信号LOAD。不失一般性,控制信号发生器用761构成4分频计数器，用一个与非门,一个或非门和一个异或门实现种译码状态，与闸门模块按下图连接。图14编译成功后进行仿真，其仿真波形如下:图该功能正确无误后生成的元件符号图如下图所示。图162 分频模块的设计当被测频率超出量程时,设计分频模块对被测频率进行分频衰减,单位上升，从而扩大测量频率的范围。1）.四选一数据选择器其仿真波形如下图：图1其仿真波形真确无误后生成元件符号图如下图所示。图182）分频电路的
12、设计将生成的四选一数据选择、413译码器、触发器和个十进制计数器按下图连接图9编译成功后进行仿真，起仿真波形如下图：图2如图所示,此电路图实现了将被测信号进行分频功能，通过四选一数据选择器的控制按不同的A二进制数值时输出被测信号的1分频、10分频、10分频、100分频,通过二四译码器按不同的B二进制数值时输出四个档次p0、p、p2、p,分别代表1、10z、100hz、10hz为单位，其功能正确无误后生成可调用的元件图如下：图212.4译码模块译码模块是对计数出的数进行译码显示出来，该部分由寄存器、动态扫描电路和译码驱动电路组成。1）.寄存器设计寄存器是在计数结束后,利用触发器的上升沿把最新的频率测量值保存起来,这样在计数过程中可不必一直看着数码管显示器，显示器将最终的频率读数定期进行更新,其输出将作为动态扫描电路的输入。位寄存器的HDL源程序如下.bary iee；u e.stdloc_1164a；ntityreg_4 ispor（oad：i td_logic；d:nstdlogicvcto(3 onto 0);dout：outstd_logi_vecto(3wnto 0);nd re_4;rhiectuee
