《时序逻辑电路练习及答案(1)》由会员分享，可在线阅读，更多相关《时序逻辑电路练习及答案(1)（6页珍藏版）》请在金锄头文库上搜索。
1、时序逻辑电路 模块 6-1一、填空题（每空 2 分，共 18分）1、时序逻辑电路通常包含电路和电路两部分组成。2、时序逻辑电路的基本构成单元是。3、 构造一个模6计数器，电路需要个状态，最少要用个触发器，它有个无效状态。4、 四位扭环形计数器的有效状态有个。5、 移位寄存器不但可，而且还能对数据进行。二、判断题（每题 2 分，共 10分）1、时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的 输入变量组合有关。2、同步计数器的计数速度比异步计数器快。3、移位寄存器不仅可以寄存代码，而且可以实现数据的串-并行转换和处理。4、双向移位寄存器既可以将数码向左移，也可以向右移。5、由四个
2、触发器构成的计数器的容量是 16三、选择题（每题3分，共18分）1、同步时序电路和异步时序电路比较，其差异在于后者（ ）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关2、时序逻辑电路中一定是含（ ）A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器3、8 位移位寄存器，串行输入时经（ ）个脉冲后， 8 位数码全部移入寄存器 中。A.1B.2C.4D.84、计数器可以用于实现（ ）也可以实现（ ）。A .定时器B .寄存器C .分配器D .分频器5、用 n 个触发器构成扭环型计数器,可得到最大计数长度是（ ）。A、 nB、 2nC、 2nD、 2
3、n-16、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）。A.8B.12C.15D.16四、时序逻辑电路的分析（34分）分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图，说明电路实现的的逻辑功能。A为输入变量。AQIDIDyciciCLK-五、计数器的分析题（20 分）集成4位二进制加法计数器74161的连接图如图所示,LD是预置控制端； DO、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0 是最低位, Q3 是最高位； LD 为低电平时电路开始置数, LD 为高电平时电路 计数。试分析电路的功能。要求：（1）画出
4、状态转换图；（10分）（ 2）检验自启动能力；（ 6 分）（3）说明计数模值。（4分）QQO QI Q2 Q3LDEP1 TRD161ETCPDO DI D2 D3C11 1模块 6-1 参考答案一、填空题（每空2分1. 组合；存储4. 8二、判断题（每题2分T T T T三、选择题（每题3分共 18 分）2. 触发器 3. 6 ； 3 ； 25. 寄存数据；移位共 10 分）F共 18 分）1.B 2. A 3. D 4. AD 5.B 6. C 四、时序逻辑电路的分析（34 分）解：（1）列写方程驱动方程：（5 分）触发器的驱动方程为： D二Q/ （2分）11D二AQQ （3分）2 1 2
5、（2）列写方程驱动方程：（6 分）触发器的特性方程为：Q*二D （2分）将驱动方程代入特性方程可得状态方程为：Q* = D = Q/（2 分）1 1 1Q* 二 D 二 A Q Q （2 分）2 2 1 2（3）列写输出方程：（2分） Y = A/QQ + AQ/Q/1 2 1 24）列出状态转换表：（8分）当 A=1 时：（ 4 分）当 A=0 时：（ 4 分）根据：Q* = Q/ ； Q* = QQ/ + Q/Q ； Y = QQ 得:1 1 2 1 2 1 2 1 26）说明电路实现的逻辑功能：（5 分）此电路是一个可逆4进制计数器，CLK是计数脉冲输入端，A是加减控 制端， Y 是进位和借位输出端。当控制输入端 A 为低电平 0 时，对输入的 脉冲进行加法计数，计满 4 个脉冲， Y 输出端输出一个高电平进位信号。 当控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉 冲， Y 输出端输出一个高电平借位信号。五、 计数器的分析题（20 分）解：1 ）状态转换图：（ 10 分）2）可以自启动；（6 分）（3）模=8； （4 分）
