《第6章 组合逻辑电路》由会员分享，可在线阅读，更多相关《第6章 组合逻辑电路（44页珍藏版）》请在金锄头文库上搜索。
1、第 6 章 组合逻辑电路一、学习目的。组合逻辑电路是数字电子电路的一个重要的组成部分，通过本章的学习要掌握组合逻辑电路的 工作特点，掌握组合逻辑电路的分析方法和设计方法，同时进一步掌握常用的组合逻辑集成电路芯片的使 用方法。既掌握其独立应用性，又为其在综合的电路系统中的应用打基础。二、内容概要。本章首先介绍组合逻辑电路的一般分析方法和设计方法；着重介绍了常用组合逻辑电路的基本 工作原理及常用中规模集成组合逻辑电路的逻辑功能、使用方法和应用举例；还简要介绍了组合逻辑电路 中的竞争与冒险现象及消除冒险现象的常用方法。三、学习指导O本章重点：组合逻辑电路分析和设计方法，编码原理和编码器的应用，译码原
2、理和译码妻的应用， 数据选择器的应用，竞争冒险的判别和消除方法。本章难点：编码器的应用，译码器的应用，数值比较器的应用。嶷方法提示：对组合逻辑电路的分析设计要认真掌握，它是数字电路设计的一个基本功。对于各种 功能的器件主要掌握其工作原理和外部连接方法。6、1概述教学要求O掌握组合逻辑电路和时序逻辑电路的概念心了解组合逻辑电路的特点与描述方法在数字系统中，根据逻辑功能特点的不同，数字电路可分为: 组合逻辑电路和时序逻辑电路两大类。组合逻辑电路时序逻辑电路如果一个逻辑电路在任何如果电路的任意时刻的输时刻的输出状态只取决于这一时出不但取决与该时刻的输入，还与刻的输入状态，与电路的原来状态前一时刻的输
3、出有关，则该电路称无关，则该电路称为组合逻辑电为时序逻辑电路，又称时序电路.路，又称组合电路。如:触发器电路如:逻辑门电路组合逻辑电路的逻辑功能特点：没有存储和记忆的特点.组合逻辑电路的组成特点：由门电路构成、无记忆元件、只存在输入到输出的通道。 无反馈回路。组合逻辑电路的描述方法：逻辑表达式、真值表、卡诺图和逻辑图。6、2 组合逻辑电路的分析方法和设计方法教学要求掌握组合逻辑电路的分析和设计的基本方法C：熟练掌握表达式、真值表、卡诺图和逻辑图的表示方法及转换住组合逻辑电路分析：根据给定的逻辑图，找出输出与输入的关系，从而确定逻辑功能。 住组合逻辑电路设计，根据给出的实际问题，求出能实现这一逻
4、辑要求的最简逻辑电路。一、组合逻辑电路分析方法上图为 第 161页到 162页基本分析方法2分析举例例题1分析下图所示逻辑电路的功能A1 I；=1Y解：写出输出逻辑函数表达式为1=A BY二Y1 OA B C=ABC+ABC+ABC+ABC 列出逻辑函数的真值表。将输入A、B、C值的各种组合代入上式中，求出输出Y的值 逻辑功能分析。由真值表看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1,否则Y为0 因此，电路为三位判奇电路，又称为奇校验电路。1, 例题2：分析右图所示逻辑电路的功能。并 指出该电路设计是否合理。解：写出输出逻辑函数表达式为：T1=AB Y2=B+C T3=Y1-C=
5、(AB)-CY4=Y2-A=B+C-A T5=A+B+CY=T3+Y4+T5= (AB)-C + E+C-A + A+B+C化简后得：t=abc+abc+abc+aBc 列出逻辑函数的真值表。将A、B、C各种取值组合代入最终表达式中，可得真值表。输入输出ABCY00010010010001111000101111011110 逻辑功能分析。由真值表可看出，电路的A、B、C三个输入都为0或有偶数个1时，输出Y为1,否 则Y为0。有时该电路为三位判偶电路，又称偶校验电路。这个电路使用门的数量太多，设计并不合理, 可用较少的门电路来实现。二、组合逻辑电路设计方法1基本设计步骤：上图为 164 页基本
6、设计方法2设计举例例1、设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有 否决权。用与非门实现。解： 分析设计要求，列出真值表设A、B、C三个人表决同意提案时用1表示，不同意时用0表示；Y为表决结果，提案通过用1表 示，通不过用0表示，同时还应考虑A具有否决权。由此可列出如下真值表。输入输出ABCY00000010010001101000101111011111 、将输出逻辑函数化简后，变换为“与非”表达式。用上述的卡诺图进行化简。 由卡诺图可得最简“与或”式：Y=AC+BC根据题意，将上式变换成“与非”表达式为：Y=AC+AB=A(AB 根据输出逻辑函数画逻
7、辑图。根据式可画出如下图所示的逻辑图。6、3编码器编码、编码器的定义：将具有特定意义的信息编成相应二进制代码的过程，称为编码。说实现编码功能的电路，称为编码器。其输入为被编信号，输出为二进制代码。 编码器的分类：二进制编码器：用n位二进制代码对个信号进行编码的电路。二一十进制编码器：将09十个十进制数转换为二进制代码的电路。优先编码器：电路只对输入的信号按照优先级别的约定进行编码。一、二进制编码器右图为由非门和与非门组成的3位二进制编 码器。IoI7为8个编码输入信号，输出丫2、Yi 和Yo为三位二进制代码。其中：0=n. 13.15.171=12.13.16.172=14.15.16.17编
8、码器在任何时刻只能对一个输入信号进行 编码，不允许有两个或两个以上的输入信号同时请 求编码，否则输出编码会发生混乱，即Io、IiI 7这8个编码信号是相互排斥的。在I 1I 7为0时, 输出就是Io的编码，故Io未画出。由于该编码器 有8个输入端，3个输出端，故称8线一3线编码器。&3位二进制编码器的真值表输入输出1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111、二-十进制编码器右图为由非门和与非门组成的二-十进制编 码器。IoI9为10个待编码的输入信号，输出丫3、
9、 丫2、Yi、Yo为4位二进制代码。其中：Y0=n. 13.15.17.191=12.13.16.172=14.15.16.173=18.19当编码器某一个输入信号为1而其它输入信 号都为0时，则有一组对应的数码输出，如【7=1时, Y3Y2Y1Y0 = 0111。输出代码各位的权从高位到低位分别为8、4、2、1。因此，该电路为8421 BCD码编码 器。1119都为0时，输出便为Io的编码，故图中 Io未画。该编码器输入IoI9这10个编码信号也是 相互排斥的。二-十进制编码器的真值表输入输出10000000000000010000000000010010000000001000010000
10、000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001三、集成优先编码器一CT74LS147CT74LS147TTTTTTTT7鸟 A A h h 厶 A 2 A在上述编码器中，输入信号之间是相互排斥，而在优先 编码器中就不存在这个问题，它允许同时输入数个编码信号， 而电路只对其中优先级别最高的信号进行编码，而不会对级别 低的信号编码，这样的电路称作优先编码器。在优先编码器中，是优先级别高的编码信号排斥级别低的。至于优先权的顺序，这完全是根据实际需要来确定的。右图为二一
11、十进制优先编码器CT74LS147的逻辑功能示意图，又称为10线一4线优先编码器。Y3, Y2,耳 丽为数码输出端，输出为8421BCD码的反码。巨丙 为编码信号输入端，输入低 电平0有效，这时表示有编码请求。输入高电平1无效，表示无编码请求。在巨丙中，馬的优先级别最高，依次类推，珂的级别最低。也就是说，当丙=0时，其余信号 输入任何值都不起作用，只对 丙编码，输出毎应、乩 0=0110，为反码，其原码为1001 o没有而，这是因为当1119都为高电平1时，输出瓯豆1, 0=1111，其原码为0000，相 当于输入而请求编码。因此，在逻辑功能示意图中没有输入端而。二-十进制编码器的真值表输入输出111213141516171819T3T2Y1Y01111111111111XXXXXXXX00110XXXXXXX010111XXXXXX0111000XXXXX01111001XXXX011111010XXX0111111011XX01111111100X01111111110101111111111106、4译码器译码、译码器的定义：译码是编码的逆过程。译码是将表示特定意义信息的二进
