１０Ｇｂ／ｓ　０．１８μｍ　ＣＭＯＳ限幅放大器-限幅放大器

《１０Ｇｂ／ｓ　０．１８μｍ　ＣＭＯＳ限幅放大器-限幅放大器》由会员分享，可在线阅读，更多相关《１０Ｇｂ／ｓ　０．１８μｍ　ＣＭＯＳ限幅放大器-限幅放大器（4页珍藏版）》请在金锄头文库上搜索。

1、限幅放大器|限幅放大器 摘要：采取SMIC m 1P6M混合信号CMOS工艺设计了10Gb/s 限幅放大器。该放大器采取了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下，得到了足够的带宽和频率响应平坦度。后仿真结果表明，该电路能够工作在10Gb/s速率上。小信号增益为，-3dB带宽为 GHz，最小差分输入电压摆幅为10mV。在50片外负载上输出的摆幅为760mV。该电路采取电源供电，功耗为 183mW。关键面积500m250m。关键词： m CMOS；限幅放大器，有源负反馈；级间反馈10-Gb/s m CMOS Limiting AmplifierWU Jun, WANG Zh

2、i-gongAbstract: Using SMIC m 1P6M mixed-signal CMOS process, a 10Gb/s limiting amplifier is realized. Without any inductors, the bandwidth of the amplifier is effectively increased while maintaining a flat frequency response by using a third-order interleaving active feedback. The post-simulation in

3、dicates that it can work at the bit-rate of 10Gb/s, and has a small-signal gain of dB, a -3-dB bandwidth of GHz, and an input sensitivity of 10mV10Gb/s. It can achieve a output swing of 760 mV when loaded by 50 external resistors. The circuit consumes a DC power of 183 mW from a supply voltage. The

4、active area is 500m250m.key words:m CMOS；limiting amplifier；active feedback；interleaving feedback1引言光接收机通常包含光电二极管、跨阻放大器、主放大器、时钟恢复和数据判决电路等多个模块。主放大器的作用是把由TIA产生的小的电压信号放大到CDR能够可靠工作所需要的幅度。通常，高速率光纤通信系统前端放大电路由SiGe、GaAs和InP等工艺制作，它们成本高，集成度低。而CMOS工艺在集成度方面有着较大的优势。但通常只能提供低的电流效率、低的驱动能力和低的截止频率，因此需要采取部分电路技术来填补这些缺点

5、。限幅放大器常见的扩展带宽的方法有电感并联峰化、Cherry-Hooper放大器1、负密勒电容3、按百分比缩小尺寸2和有源负反馈3等。此次设计采取了三阶有源负反馈放大器级联并加入级间反馈抑制过冲的方法4。在不使用电感的情况下，实现了46 dB增益和10 GHz带宽的限幅放大器。2电路设计此次设计的限幅放大器的整体框图图1。整个放大器包含直流偏移消除电路、主放大器、输出缓冲和低通滤波器。整个系统采取差分结构，以减低电源噪声的影响。此次设计采取多级放大器级联扩展总的增益带宽积的方法得到所需的增益和带宽。采取的基础放大单元为三阶放大器。传统三阶放大器的系统响应中含有三个极点，因此闭环后会产生严重的稳

6、定性问题，使得闭环响应中产生很大的过冲。所以，经过加入级间反馈，使得系统频率响应中的过冲大大减小的同时，依然保持较大的带宽和增益4。主放大器的结构框图图2。图中12个差分放大器为主放大器，上半部分的2个差分放大器为级间反馈放大器，下半部分的4个差分放大器为有源负反馈放大器。在第四级没有采取级间反馈，因为信号经过前三级放大以后，足以使第四级放大器进入大信号工作区，在第四级保留部分过冲既能够加紧其转换速度，又不会在时域响应中产生振荡。前两级的电路原理图图3。阻性负载，C为总负载电容，并假设每一级放大单元全部含有相同的阻性和容性负载的分母进行因式分解而得到的两个传输函数，分别记为HA、HB。能够看到

7、，HA反馈系数为，其频响中含有较大过冲；HB 的反馈系数为，其频响可能展现过阻尼特征，它能够均衡HA引发的过冲，得到平坦的响应特征，这就是级间反馈的基础思想。使用HSPICE对其进行电路级仿真，并选择适宜的MOS管和电阻参数，得到的系统幅频特征曲线图4。图可见，HA在高频段有较高的增益，而低频段增益较小；而HB在低频段有较高增益，高频段增益较低。经过两级的串联调谐，使得整个系统在很宽的频带内含有稳定的增益。3版图设计此次设计采取SMIC m 1P6M CMOS工艺，使用Virtuoso版图设计工具进行设计。芯片版图图5所表示，关键面积为500m250m。版图采取对称设计，信号从芯片左侧焊盘输入

8、，右侧焊盘输出。上下焊盘接电源和外接滤波电容。4后仿真结果使用Spectre进行后仿真，AC仿真结果表明系统的小信号增益为，-3dB带宽为。在电源下功耗为183mW。输入10Gb/s峰峰值为10mV的差分信号进行瞬态仿真，输出眼图图6所表示。可见，在此信号作用下，输出信号能够限幅,且几乎不存在码间干扰，差分输出摆幅靠近800mV。5结论采取SMIC m 1P6M CMOS工艺设计了10Gb/s 限幅放大器。主体采取4级级联的三阶有源负反馈放大器，并加入级间反馈抑制过冲。后仿真结果表明，该电路能够工作在10Gb/s速率下，小信号带宽，增益。在输入10mV差分信号时，输出信号眼图良好，输出摆幅为760mV。