《UART接口设计及FPGA验证本科毕业论文》由会员分享，可在线阅读，更多相关《UART接口设计及FPGA验证本科毕业论文（31页珍藏版）》请在金锄头文库上搜索。
1、UART接口设计及FPGA验证本科毕业论文 本科生毕业论文(设计)UART接口设计及FPGA验证The Design of UART Interface and FPGA Verification 题 目: 姓 名:亓毓阈 系 别: 工程系 专 业: 机械设计制造及其自动化 班 级: 本科0班 学 号:72014701247 指导教师: 诸葛孔明 完成时间: 2013-6-152014年 4 月 15 日毕业设计(论文)原创性声明和使用授权说明原创性声明 本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知,除文中特别加以标注和致谢的地方外,不
2、包含其他人或组织已经发表或公布过的研究成果,也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作了明确的说明并表示了谢意。 作 者 签 名: 日 期: 指导教师签名: 日 期: 使用授权说明 本人完全了解安阳工学院关于收集、保存、使用毕业设计(论文)的规定,即:按照学校要求提交毕业设计(论文)的印刷本和电子版本;学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。作者签名: 日 期: UART接口设计
3、及FPGA验证The Design of UART Interface and FPGA Verification摘 要:随着电子技术的发展,以及数据传送的需要,通用异步接收/发送器(UART)已成为MCU、CPU、DSP等的基本配置,应用广泛。UART数据通过串行输入、输出,不同装置间通信不需要传送时钟信号,避免了同步传送的时序处理问题,数据线引脚较少,避免了信号间的相互干扰,是未来数据传送的发展方向。本文主要讨论如何应用Verilog HDL语言,基于FPGA器件实现可复用的UART IP Core。通过修改配置文件,用户可以根据需要设置相应的参数,以实现相应功能的UART器件。本设计模块
4、主要包括UART发送器、接收器、波特率发生器,以及总线接口控制逻辑。设计通过Xilinx公司的Spartan-3系列器件XC3S400 FPGA进行功能验证。关键词:UART、IP核、发送器、接收器、波特率发生器、Verilog HDL Abstract: With the development of electronic technology, as the need of data transmitter, the Universal Asynchronous Receiver/Transmitter UART now is the basic component of MCU, CPU
5、, DSP , etc. By series data input/output, there is no need to send clock signal when communication between different equipments, avoiding timing synchronous problem, and the data pin is only one, avoid the disturb among the signals in parallel communication. So, series data transmitting is the devel
6、opment direction in future. This paper focuses on how to use Verilog HDL to carry out reusable UART IP Core, based on FPGA. By modifying the configuration documents, the user can design different UART component. The design is made up of these modules, such as Transmitter, Receiver, Bade_rate generat
7、or, and the Bus interface mastering logic. When validating the design, we use XC3S400 FPGA of Xilinx CO.,LTDs Spartan-3 spectrumKey Words: UART , IP Core,Transmitter, Receiver, Verilog HDL目录引言1UART的协议.22.1 异步通信2.33 2.3 UART的典型应用.5 2.4 UART的时钟控制.6 2.5 UART的数据采样.6第三章 UART的硬件设计.7 3.1 UART总体构架.7 3.1.1 U
8、ART结构7 3.1.2 UART的帧格式.7 3.1.3 UART 的设计规格8 3.2 串行数据发送模块 11 3.2.1 发送顶层模块 11 3.2.2 取数控制. 12 3.2.3 发送状态机 13 3.2.4 EDA工具验证 14 3.3 串行数据接收模块 15 3.3.1 接收顶层模块 15 3.3.2 数据同步装置 15 3.3.3 数据抽样装置 16 3.3.4 接收状态机17 3.3.5 EDA工具验证.18 3.4 波特率发生器 19 3.5 总线接口控制模块19 3.5.1 接口功能描述20 3.5.2 EDA综合结果.21第四章 UART的FPGA验证224.1 Xil
9、inx Spartan-3 系列器件介绍 22 4.2 FPGA实现过程 23第五章 结论26致谢27参考文献28外文译文29翻译原文35引 言 目前,基于传统IC芯片的微电子应用系统设计技术正在转向基于知识产权(IP,Intellectual Property)核的片上系统(SoC,System on Chip)技术发展。IC设计在国内外的发展很快,各种规模的IC设计中心和公司不断出现。因此,IP核的设计已开始逐渐成为国内微电子系统设计的一项支撑技术。从应用功能角度划分,IP核分为两大类:微处理器IP核(如8位8051核、32位ARM核等)和各种接口IP核(如LCD控制器、各种串行总线接口I
10、P核等)。其中,接口IP核在数字通信系统中有着广泛的应用。 设备间的通信方式,可分为并行和串行两种。在相同频率下,并行总线优于串行总线。随着并行总线的数据传输率越来越高,传统的并行接口逐渐暴露出一些信号传输上的缺陷,其中最致命的莫过于信号互相干扰问题。要满足高速传输的需要,要么提升它的总线频率,要么增加数据宽度。但是这两种都会导致成本的上升,并且使信号偏移和串扰更加严重。而串行技术采有极少的数据线,并使用差分信号线,在传输数据时几乎不会因为受到干扰而出错。 通用异步接收器和发送器(UART)用异步串行输入、输出进行通信。串行传输以速度为代价,换取了成本的降低和连线复杂度的降低。UART提供串行
11、异步接收数据的同步化,发送器和接收器两个部分的并串转换和串并转换,对于串行传输系统而言,这些功能是必不可少的。串行数据流的同步化是通过给发送数据增加起始位和停止位、以形成一个数据字符而实现的。数据完整性是通过在数据字符中附加一个校验位来实现的,由接收器来检验。对于主机系统,UART就像一个能读取和写入的8位输入和输出端口,任何时候,当主机要发送数据,它只需以字节格式把这些数据发送到UART(8个位宽);当UART从另一个串行装置接收数据时,它把这些数据临时缓存在它的FIFO中(同样是8个位宽),然后通过内部寄存器位或硬件中断信号向主机指示这些数据的可用性。 随着串行通信技术的发展,新一代的串行
12、通信接口如USB1.0,USB2.0,1394,SATA等高速串行接口逐渐成熟,串行通信的传输速度不断提升,接口技术有串行化的趋势。本课题通过对由CCITT制定的串并转换协议RS-232-C, 及其协议实现的通用器件?UART的研究、实现,以期进一步了解串行通信技术,并系统学习IP Core 的设计。 第二章 UART的协议 UART(即通用异步接收传送器)按照异步通信传输格式传送数据,它的传送符合通信协议的规范。以下主要介绍异步通信及通信协议,以及UART中数据传输的具体方式。 2.1 异步通信 在异步通信中,数据是一帧一帧(包括一个字符代码或一个字节数据)传送的, 一帧的数据格式如下图所示。 图 2-1 异步通信的一帧数据格式 在帧格式中,一个字符由四个部分组成:起始位、数据位、奇偶校验位和停止位。起始位(0)只占用一位,通知接收设备一个待接收的字符开始到达。线路上不传送字符时应保持为1,接收端不断检测线路的状态,若连续为1后测到一个0,就表示发来一个新字符,应马上准备接收
