《计算机组成原理第5章习题参考答案》由会员分享，可在线阅读，更多相关《计算机组成原理第5章习题参考答案（7页珍藏版）》请在金锄头文库上搜索。
1、第5章存储系统和结构习题参考答案5-15.某半导体存储器容量16KX8,可选SRAM芯片容量为1KX4：地址总线Ai$Ao（低），双 向数据总线（低），由R/W线控制读/写。请设计并画出该存储器的逻辑图，并注明 地址分配.片选逻辑及片选信号的极性。解:需要8片芯片，进行字位同时扩展。地址分配如下：Ai$AuAuAl：AhN)XX00第一组XX01第二组XX10第三组XX11第四组假设采用部分译码的方式，片选逻辑为:CSO =13 Al=A3A2csz =A 3 人2cs3 =A 3 A：存储器的逻辑图如图1所示。516现有如F存储芯片:2KX1的ROM. 4KX 1的RAM、8KX1的ROM。
2、若用它们组成容量为 16KB的存储器，前1KB为ROM,后12KB为RAM, CPU的地址总线16位。（1）各种存储芯片分别用多少片？（2）1E确选用译码器及门电路，并画出相应的逻辑结构图。（3）指出有无地址重叠现象。解：（1）需要用2KX 1的ROM芯片16片，1KX1的RAM芯片24片。不能用8KX 1的ROM 芯片.因为大于ROM应有的空间。（2）各存储芯片的地址跟配如下：AisAnAisA12AiiAio AoXX0002KB ROMXX0012KB ROMXX014KB RAMXX104KB RAMXX114KB RAM相应的逻辑结构图如图2示。（3）有地址重叠现象。因为地址线乩、A
3、n没有参加译码DoD3D4D*7R/W图115题逻辑框图D图2 16题的逻辑框图5-17.用容量为16KX1的DRAM芯片构成64KB的存储器。（2）设存储器的读、写周期均为0.5uS, CPU的luS内至少要访存一次，试问采用那种 刷新方式比较合理？相邻两行之间的刷新时间间隔是多少？对全部存储单元刷新一遍所需 的实际时间是多少？解因为要求CPU在luS内至少要访存一次，祈以不能使用集中刷新方式，分散和异 步刷新方式都可以使用，但异步刷新方式比较合理。16KX 1的DRAM芯片需要14位地址，所以行地址和列地址各7位，芯片存储阵列的 行数为27-128,列数也是123。相邻两行之间的刷新间隔=
4、最人刷新间隔时间/行数=2mS/128= 15.625uS取15.5uS,即进行读或写操作31次之后刷新一行。对全部心储单元刷新一遍所需的实际刷新时间=0.5uS X 128 = 64us。（每刷一行需占用0.5uS的时间，与读写周期相同）5-18.有一个8位机，采用单总线结构，地址总线16位（Ai厂Ao）,数据总线8位（DtD0）. 控制总线中与主存仃关的信号旳&KEQ （低电平令效允许访存）frrxW高电平为读命令， 低电平为写命令）。主存地址分配如下：从0-8191为系统程序区，有ROM芯片组成；从8192-32767为用 户程序区，最后（最人地址）2K地址空间为系统程序工作区。（上述地
5、址均用十进制表示， 按字节编址）。现有如下存储芯片：8KX8的ROM, 16KX1. 2KX8. 4KX8. 8KX8的SRAM,请从 上述规格中选用芯片设计该主存储器，画出主存的连接框图，并指以画出片选逻辑及与CPU 的连接。解根据CPU的地址线、数据线，町确定整个主存空间为64KX8,系统程序区由ROM 芯片组成，用户程序区和系统程序工作区均由RAM芯片组成。共需：8KX8的ROM芯片 1片，8KX8的SRAM芯片3片，2KX8的SRAM芯片1片。主存地址分配如下图所示。Au Au0 00 00 10 1Au Ai： An Aio Ao0 1 o 1 主存的连接框图如下图所示。8KB RO
6、M8KB RAM8KB RAM8KB RAM2KB RAMOOOOH S 1FF7H3FFFH4000HS5FFFH7FFFHFFFFH片选信号的逻辑:CS = A15A14A13 NIREQ R/MCSi A15A14AU MREQCS? = A】5A1 jA 3 卜REQCSj = Ai5Ai4Ai3 MREQCS73 = A5A4、3 A14A jNIREQ补充51有8Kx4的静态RAM芯片，试组成一个16Kx8的随机存储器，问需要多少芯片？ 片选信号怎样产生？若存储芯片的读写采用两条线（RD和WR）进行控制，而系统提供的 控制信号有R/W （高为读，低为写）和MREQ（为低时表示访问内
7、存），试画出该存储器的 组成逻辑图。解需要RAM芯片4片：各芯片的片内地址线接外部提供的地址线的低13位A12.o:4片RAM的双向数据线按每两片（U1和UO, U3和U2）组成位扩展的方式分别接入 數据线丨.U1和U0的片选线及U3和U2的片选线及其逻辑见存储器的组成逻辑图如卜：525设某机主存容最为4MB, Cache容最为16KB,每块包含8个字，每字32位，设 计一个四路组相联映像（即Cache每组内共有四个块）的Cache组织，要求：（1）画出主存地址字段中各段的位数。（2）设Cache的初始状态为空，CPU 次从主存第0,1,2,，99号单元读出100 个字（主存一次读出一个字），
8、并更复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问Cache和无Cache相比，速度提高多少倍？解（1）主存容屋为4MB,按字节编址，主存地址为22位，地址格式如下图所示:区号（8位）组号（7位）组内块号（2位）块内地址（5位）Cache的地址格式为组号（7位）组内块号（2位）块内地址（5位丿（2）由于每个字块有8个字，故主存第0. 1、2. . 9 9号字单元分别在字块01 2 中，但Cache起始为空，Cache与主存是以块为单位交换，所以第一次读时每一块中的 第一个单元没命中，但后面7次每个单元均可以命中命中率=Nc/（Nc+Nm）=（100-13+ 7 X
9、100”（8 X 100）=98.4%（3）设Cache的存取周期为T,则主存的存取周期为6T。有 Cache 的访存时间=HXTc+ （ 1 一H） X （Tm+Tc） =Tc+ （ 1 -H） XTm1-98.4%）X 6T-1.096T无Cache的访存时间为6 T.所以速度提高倍数=6十1.096= 5 .47倍。527已知采用页式虚拟存储器，某程序中一条指令的虎地址是：OOOOOUllllUOOOOOo该程 序的页表起始地址足0011,页面大小】K,页表中冇关单尤最末四位（实页号）见下表：虚页号装入位实页号0C7H1OOC1 3( CH10011 307 H11100请指出指令地址（
10、虚地址）变换后的主存实地址。解：页面大小1K.页内地址10位.根据页表，可以得出主存实地址为110011111000008-3.若对磁介质存储器写入数据序列1001b请画出不归零J制.调相制.调频制、改进 的调频制等记录方式的写电流波形。解写电流波形如下图所示：:1 NRZ-1；00 . 1 1111111PE:1111FM !: 1111MFM : e8-4.主存储器与磁介质存储器在工作速度方面的指标尙什么不同？为什么磁盘存储器釆用 两个以上的指标来说明其工作速度？解主存储器速度指标主要有存取速度和存取周期，而磁介质存储器速度指标为平均 存取时间，这是因为磁盘存储器骨先需要将磁头移动到指定的
11、磁道上（该过程町视为随机存 取），然后等待记录块（扇区）旋转到磁头的F方才能进行读写，所以磁盘存储器的平均存 取时间至少应当包括平均寻道时间和平均等待时间两部分器。8-5.某矽盘组有六片磁盘，每片可有商个记录面，存储区域内径为22cm,外径为33cm, 道密度为40道/cm,位密度400b/cm,转速2400r/mino试问：（1）共有多少个存储面可用？（2）共有多少个圆柱面？（3）整个磁盘组的总存储器容最有参少？（4）数据传送率是多少？（5）如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同 一圆柱面上？为什么？（6）如果采用定长信息块记录格式，直接寻址的最小单位是什么？寻址命令中如何表 示磁盘地址。解（1） 6X2=12 （面），共有12个存储面可用。（2）40X （33-22）/2=220（道），共有 220 个圆柱面。（3）12 X 22TIX 400 X 220=73 X10* （位）（4）数据传送率二（2211X400） /（60/2400） = 1. 1X10* （b/s） = 0. 138X10* （B/S）（5）记录在同一圆柱面上。因为这样安排存取速度快。（6）直接寻址的瑕小单位是厨区。分配磁盘空间是以簇为单位磁盘地址为：驱动器兮、圆柱面兮、盘面号、扇区号。
