《FPGA设计方案》由会员分享，可在线阅读，更多相关《FPGA设计方案（35页珍藏版）》请在金锄头文库上搜索。
1、FPGA课程设计题目：全天候温度纪录仪的设计与FPGA实现姓名：学号：院系：信息科学与工程学院专业：计算机技术摘要本设计有效的克服了传统的数字温度计的缺点，采用自上而下的设计思路，绘制出了系统结构流程图，最后又在硬件上通过对其进行调试和验证。基于FPGA在QuartusII13.0软件下应用VerilogHDL语言编写程序，采用ALTRA公司Cyclone-IV系列的EP4CE40F23I7芯片进行了计算机仿真，并给出了相应的仿真结果。该电路能够实现很好的测温功能。关键字：数字温度计；FPGA;QuartusII130.;VerilogHDL;EP4CE40F2317AbstractThisd
2、esigneffectivelyovercomesthetraditionaldigitalthermometersweaknessesandtakesatop-downapproachtodesignflowchartofsystem,andfinallypassthecircuitstothehardwaretodebugandverifyit.ThisdesignisbasedonFPGAusingVerilogHDLlanguagetowriteprograminQuartusIIsoftware,adoptingEP4CE40F23I7chipofCyclone-IVseriesof
3、ALTRAcompanyforcomputersimulationandatthesametimeshowingthecorrespondingsimulationresult.Thiscircuitisabletocarryoutexcellenttemperature-measurementfunction.Keywords:Digitalthermometer；FPGA；QuartusII13.0;VerilogHDL;EP4CE40F2317目录一、设计要求11.1 设计题目11.2 选题背景11.3 设计要求：1二、系统设计21 系统设计图21 系统设计说明2三、硬件设计31 FPG
4、A简介31 LCD1602液晶显示51 DS18B20温度传感器71 AT24C02读写模块91 按键模块设计12四、软件设计12QuartusII软件介绍1.2系统架构图13系统控制器13系统调试1.4五、代码附录15顶层模块15LCD驱动部分代码1.8DS18B20驱动模块21全天候温度纪录仪的设计与FPGA实现设计相关设计题目全天候温度纪录仪的设计与FPGA实现选题背景当今电子产品正向功能多元化，体积最小化，功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力
5、，缩短研发周期。FPGA开发技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。基于VerilogHDL语言的设计开发更是灵活多变，容易上手，方便开发人员开发新产品。时代在发展，人们的物质生活水平在不断提高，新产品、新技术层出不穷，电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变着我们的世界。一个方便实用的温度计对于大众来说更是生活中不可或缺的一件产品。美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上最新的QUARTUS开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发
6、和设计本节将从FPGA嵌入式应用开发技术与温度计发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的芯片系统与设计一一全天候温度记录仪的设计与实现的必要性。设计要求本设计要求设计一个温度计，通过温度传感器（DS18B20）周期的测量温度数据，同时将数据存储在EEPROMAT24C02中，在需要读取数据温度纪录时，读出温度纪录至板载LCD(1602)液晶显示器显示。系统设计系统设计图LCD1602图2-1系统设计图系统设计说明本设计是基于FPGA的温度记录仪，整体系统设计如下，首先由FPGA控制器驱动DS18B02温度传感器对当前温度进行周期性采集，并且对采
7、集到的数据进行处理，然后存入EEPROMAT24C02只读存储器，最后利用LCD1602液晶显示屏进行显示。同时本系统通过向用户提供按键，方便用户读取历史温度记录。三、硬件设计3.1FPGA简介1FPGA芯片的介绍FPGA是现场可编程门阵列(FieldProgrammableGateArray)的简称，与之相应的CPLD是复杂可编程逻辑器件(ComplexProgrammableLogicDevice)的简称，两者的功能基本相同，只是实现原理略有不同，所以有时可以忽略这两者的区别，统称为可编程逻辑器件。FPGA基本结构FPGA具有可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互连
8、资源连接这些逻辑功能块来实现不同的设计。FPGA一般由3种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。这3种可编程电路是：可编程逻辑模块、输入/输出模块(IOB-I/OBlock)和互连资源。可编程逻辑模块CLB是实现逻辑功能的基本单元，它们通常规则的排列成一个阵列，散布于整个芯片；可编程输入/输出模块(IOB)主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周；可编程互连资源包括各种长度的连接线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。CLB是FPGA的主要组成部分。图3-1是CLB基本结构框图，它主
9、要由逻辑函数发生器、触发器、数据选择器等电路组成。CLB中3个逻辑函数发生器分别是G、F和H,相应的输出是G、F和H。G有4个输入变量G1、G2、G3和G4;F也有4个输入变量F1、F2、F3和F4。这两个函数发生器是完全独立的，均可以实现4输入变量的任意组合逻辑函数。逻辑函数发生器H有3个输入信号；前两个是函数发生器的输出G和F,而另一个输入信号是来自信号变换电路的输出H1。这个函数发生器能实现3输入变量的各种组合函数。这3个函数发生器结合起来，可实现多达9变量的逻辑函数。CLB中有许多不同规格的数据选择器(四选一、二选一等)，通过对CLB内部数据选择器的编程，逻辑函数发生器G、F和H的输出
10、可以连接到CLB输出端X或Y,并用来选择触发器的激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。CLB中的逻辑函数发生器F和G均为查找表结构，其工作原理类似于ROM。F和G的输入等效于ROM的地址码，通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。另一方面，逻辑函数发生器F和G还可以作为器件内高速RAM或小的可读写存储器使用，它由信号变换电路控制。(2)输入/输出模块IOB。IOB提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成。每个IOB控制一个引脚，它
11、们可被配置为输入、输出或双向I/O功能。当IOB控制的引脚被定义为输入时，通过该引脚的输入信号先送入输入缓冲器。缓冲器的输出分成两路：一路可以直接送到MUX,另一路经延时几纳秒(或者不延时)送到输入通路D触发器，再送到数据选择器。通过编程给数据选择器不同的控制信息，确定送至CLB阵列的I1和I2是来自输入缓冲器，还是来自触发图3-1CLB基本结构H1关旭例入江川楔用当IOB控制的引脚被定义为输出时，CLB阵列的输出信号OUT也可以有两条传输途径：一条是直接经MUX送至输出缓冲器，另一条是先存入输出通路D触发器，再送至输出缓冲器。IOB输出端配有两只MOS管，它们的栅极均可编程，使MOS管导通或
12、截止，分别经上拉电阻接通VCC、地线或者不接通，用以改善输出波形和负载能力。(3)可编程互连资源IR。可编程互连资源IR可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来，构成各种具有复杂功能的系统。IR主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。FPGA一般设计流程图3-2FPGA设计流程图LCD1602液晶显示LCD1602实物显示:图3-3LCD1602实物图功能：用来显示当前的温度值，和显示查询的温度值。接口信号说明：表3-1接口信号表编号符号引脚说明编号符号引脚说明1VSS电注地902DataI/O2VDDitfE*10D3Da
13、ta1/03VL液鼻昂示偏医信号1104Datal/C4RS数据/命令选择瑞(HA)12D5DataI/O5R/W谟/写选择瑞(H/L)13D6Date1/C6E使能信号14D7DataI/O700Data1ZO15BLA背光源正极8D1l|/Q163LK声光源负极图3-4时序图3.25LCD1602指令0X38设置为16*2显示，5*7点阵，8位数据接口0X0C说明这里0c表小的是开显小，不显小光标，光标不显小，完整描述如下：指令码：00001DBCD=1开显示D=0关显示C=1显示光标C=0不显示光标B=1光标闪烁B=0光标不闪烁3.3DS18B20温度传感器3.31DS18B20实物图图
14、3-5DS18B20实物图功能：采集当前周围温度信息值。DS18B20接口引脚信息表3-2接口引脚图厅P名称引脚功能描述1GND地信号2DQ数据输入/输出弓1脚。开漏单总线接口弓1脚。当被用着在寄生电源卜，也可以向器件提供电源。3VDD可选择的VDD弓|脚。当工作于寄生电源时，此引脚必须接地。3.34DS18B20的读写操作ITUTH.DT1TMTofmm%1WJJLKU%CHO图3-6写操作写时隙分为写0和写1,时序如图，在写数据时间间隙的前15us总线需要是被控制器拉置低电平，而后则将是芯片对总线数据的采样时间，采样时间在15-60us,采样时间内如果控制器将总线拉高则表示写1,如果控制器
15、将总线拉低则表示写00每一位的发送都应该有一个至少15us的低电平起始位随后的数据0或1应该在45us内完成。整个位的发送时间应该保持在60-120us,否则不能保证通信的正常。3.35DS18B20的读操作图3-7读操作读时隙时也是必须先由主机产生至少1US的低电平，表示读时间的起始。随后在总线被释放后的15us中DS18B20会发送内部数据位。注意必须要在读问隙开始的15us内读数据为才可以保持通信的正确。通信时，字节的读或写是从高位开始的，即A7至UA0。控制器释放总线，也相当于将总线置1。3.4AT24C02读写模块IIC总线协议简介IIC总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。IIC总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，
