计算机组成原理常考样卷及完整答案

上传人:壹****1 文档编号:454580950 上传时间:2022-09-25 格式:DOC 页数:6 大小:185.01KB
返回 下载 相关 举报
计算机组成原理常考样卷及完整答案_第1页
第1页 / 共6页
计算机组成原理常考样卷及完整答案_第2页
第2页 / 共6页
计算机组成原理常考样卷及完整答案_第3页
第3页 / 共6页
计算机组成原理常考样卷及完整答案_第4页
第4页 / 共6页
计算机组成原理常考样卷及完整答案_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《计算机组成原理常考样卷及完整答案》由会员分享,可在线阅读,更多相关《计算机组成原理常考样卷及完整答案(6页珍藏版)》请在金锄头文库上搜索。

1、 本科生期末试卷(一)一、选择题(每小题1分,共15分) 1 从器件角度看,计算机经历了五代变化。但从系统结构看,至今绝大多数计算机仍属于( )计算机。 A 并行 B 冯诺依曼 C 智能 D 串行 2 某机字长32位,其中1位表示符号位。若用定点整数表示,则最小负整数为( )。 A -(231-1) B -(230-1) C -(231+1) D -(230+1) 3 以下有关运算器的描述,( )是正确的。A 只做加法运算 B只做算术运算 C算术运算与逻辑运算 D只做逻辑运算 4 EEPROM是指( )。 A读写存储器 B只读存储器 C闪速存储器 D电擦除可编程只读存储器 5 常用的虚拟存储系

2、统由( )两级存储器组成,其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 Ccache-辅存D 通用寄存器-cache 6 RISC访内指令中,操作数的物理位置一般安排在( )。A栈顶和次栈顶 B 两个主存单元C一个主存单元和一个通用寄存器D 两个通用寄存器 7 当前的CPU由( )组成。A控制器 B控制器、运算器、cache C运算器、主存 D控制器、ALU、主存 8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比,一个m段流水CPU的吞吐能力是( )。A 具备同等水平 B不具备同等水平 C 小于前者 D大于前者 9 在集中式总线仲裁中,

3、( )方式响应时间最快。 A 独立请求 B 计数器定时查询 C 菊花链 10 CPU中跟踪指令后继地址的寄存器是( )。A地址寄存器B指令计数器 C程序计数器 D指令寄存器 11 从信息流的传输速度来看,( )系统工作效率最低。 A单总线 B双总线 C三总线 D多总线 12 单级中断系统中,CPU一旦响应中断,立即关闭( )标志,以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A中断允许 B中断请求 C中断屏蔽 D DMA请求 13 安腾处理机的典型指令格式为( )位。 A 32位 B 64位 C 41位 D 48位 14 下面操作中应该由特权指令完成的是( )。A设置定时器的

4、初值 B从用户模式切换到管理员模式 C开定时器中断 D关中断 15 下列各项中,不属于安腾体系结构基本特征的是( )。A超长指令字 B显式并行指令计算 C推断执行 D超线程二、填空题(每小题2分,共20分) 1 字符信息是符号数据,属于处理(非数值)领域的问题,国际上采用的字符系统是七单位的(ASCII)码。 2 按IEEE754标准,一个32位浮点数由符号位S(1位)、阶码E(8位)、尾数M(23位)三个域组成。其中阶码E的值等于指数的真值( e )加上一个固定的偏移值( 127 )。 3 双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用(空间 )并行技术,后者采用( 时间 )

5、并行技术。 4 虚拟存储器分为页式、( 段 )式、(段页 )式三种。 5 安腾指令格式采用5个字段:除了操作码(OP)字段和推断字段外,还有3个7位的( 地址码 )字段,它们用于指定( 寄存器 )2个源操作数和1个目标操作数的地址。 6 CPU从内存取出一条指令并执行该指令的时间称为(指令周期 ),它常用若干个(时钟周期 )来表示。 7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器(即程序计数器)外,还有64个(推断寄存器)和8个(分支寄存器)。 8 衡量总线性能的重要指标是(总线带宽),它定义为总线本身所能达到的最高传输速率,单位

6、是( MB/s )。 9 DMA控制器按其结构,分为( 选择型 )DMA控制器和( 多路型 )DMA控制器。前者适用于高速设备,后者适用于慢速设备。 10 64位处理机的两种典型体系结构是(MIPS)和(RICS)。前者保持了与IA-32的完全兼容,后者则是一种全新的体系结构。三、简答题(每小题8分,共16分) 1 CPU中有哪几类主要寄存器,用一句话回答其功能。1.数据缓冲寄存器(DR)2.指令寄存器(IR)3.程序计数器(PC)4.地址寄存器(AR)5.累加寄存器(AC) 6.状态条件寄存器(PSW)。数据缓冲寄存器(DR):用来暂时存放ALU的运算结果,或由数据存储器读出的一个数据字,或

7、来自外部接口的一个数据字;指令寄存器(IR):保存当前正在执行的一条指令;程序计数器(PC)确定下一条指令的地址;数据地址寄存器(AR):保存当前CPU所访问的数据cache存储器中单元的地址;通用寄存器(R0R3)当ALU执行算术运算时,为ALU提供一个工作区;状态字寄存器(PSW):保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。 2 指令和数据都用二进制代码存放在内存中,从时空观角度回答CPU如何区分读出的代码是指令还是数据。在时间上,取指周期从存储器中取出的是指令,而指令周期从存储器取出或往存储器在写入的是数据,在空间上,从存储器中取出指令送控制器,而执行周期从存储器从取的数

8、据送运算器、往存储器写入的数据也是来自运算器四、计算题(10分) 设x=-15,y=+13,数据用补码表示,用带求补器的阵列乘法器求出乘积xy,并用十进制数乘法进行验证。五、证明题(12分) 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。六、设计题(15分) 某计算机有下图所示的功能部件,其中M为主存,指令和数据均存放在其中,MDR为主存数据寄存器,MAR为主存地址寄存器,R 暂存寄存器,ALU为算术逻辑单元,移位器可左移、右移、直通传送。 将所有功能部件连接起来,组成完整的数据通路,并用单向或双向箭头表示信息传送方向。 画出“ADD R1,(R2)”指令周期流程图。该指令的含义是将R1中的数与(R2)指示的主存单元中的数相加,相加的结果直通传送至R1中。 若另外增加一个指令存贮器,修改数据通路,画出的指令周期流程图。七、分析计算题(12分)如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程,每个子过程时间都为100ns。请分别画出指令顺序执行和流水执行方式的时空图。计算两种情况下执行n=1000条指令所需的时间。流水方式比顺序方式执行指令的速度提高了几倍?

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 习题/试题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号