《飞思卡尔单片机AD功能模块》由会员分享，可在线阅读，更多相关《飞思卡尔单片机AD功能模块（43页珍藏版）》请在金锄头文库上搜索。
1、模数转换ATD模块第六章MC9S12单片机AD模块山东大学控制科学与工程学院2008.7A/D转换的基本概念匚模数转换定义:将时间连续、幅值也连续的模拟信 号转换为时间离散、幅值也离散的 数字信号模数转换精度模数转换精度是指二进制的位数。9S12的AD模块有两种精度可选: 8位精度(0255) 10位精度（01023） (2)转换速率：完成一次由模拟转换成数字所需的时间的倒数。(3)采样时间：两次转换之间的间隔。采样速率必 须小于或等于转换速率。9S12的A/D模块主要特性大部分的&氏scale的MCU都带有内置的AD转换模块。 8位/10位可选择的转换精度 5/256二速度快每进行一次10位
2、的转换，仅仅需要7uS采样时间可编程左对齐/右对齐的数据格式，有符号/无 符号的转换结果；转换完毕可产生中断;使用PAD7外部触发控制。转换完毕中断转换队列长度18（或 M6）不间断转换模式多通道扫描9S12的A/D模块外部引脚AD口。ATD子系统输入或通用输入引脚。复位后默 认为通用I/O输入引脚并且只能做输入对应于两个独立的ATD模块：ATDm（m二0或1）。AN2AN3AN4AN5AN6AN7PADddPADO1PADO2PAD03PAD04PAD05PAD06PAD07ATD1VRH-VRH VRL-vrL VDDA VSSA4-VDDA -VSSAAN1AN2AN3AN4AN5oAN
3、6AN7ANOJ PAD08 4- PAD09 - VSSA (62): A/D模块提供电源。实验板上，VDDA接到VCC，VSSA接到 GNDo单独的供电引脚，可以不受其他模块的影响。 VRH (60)、VRL (61): A/D转换模块的参考高电压和参考低电压。模拟输入信号的电压值在VRHVRL之间才能得到正确的转 换结果VRH应大于VRL,且図4和1应在0。人刀$人之间。 AN6/PAD6 -AN0/PAD0 (51-57):模拟量输入通道64,通用数字输入端口。不可以被用作外部 触发引脚。 AN7/ETRIG/PAD7 (58)模拟量输入通道7,通用数字输入端口。它也可以被配置为 A/
4、D转换的外部触发引脚。寄存器 4个控制寄存器ATDCTL2. 3、4、5 2个状态寄存器ATDSTATO、1 8个结果寄存器 ATDDRx控制寄存器2ATDC控制寄存器2ATDCBITP26P32Q2OP曲ADPUAFFCpAWAI1ETRIGLEpETRIGP4ETRIGEQ朋 CIEqASCIFPWPaRESETP2OPOP2CP0-p电源.中断.外部触发 ADPU: A/D模块的电源管理 1二正常模式口 0二低功耗模式 AFFC:标志位快速清零。 1二对转换结果寄存器访问会自动清除标志位0二正常模式，访问结果寄存器前读状态寄存器1可以清 除转换完成标志CCF。控制寄存器2ATDCTL#B
5、IE6-473-P2宀22 SIC:定义转换队列的长度。默认长度为4。S8CS4CS2CS1C队列长度0 . 00|0I| 80 | 001 1 11 10j| 010 20I 0113Q10 |04 二0 11 101 15011| 0 | 601 111 1 1|71XX|X| 8控制寄存器3ATDCTL3BITP23Q2Q192S8WS4CS2WS1WFIFOQFZR1QFZR0P辭RESETS20Q20P0P040P0P FIFO:结果寄存器先进先出模式。1二FIFO模式，转换结果是连续存放的0二非FIFO模式，转换结果放在对应的寄存器中。FRZ1、FRZ0：背景调试冻结模式允许。这两
6、 个控制位就决定了，当遇到断点时，A/D模 块怎样反应O控制寄存器3ATDCTL3 FRZ1、FRZO:背景调试冻结模式允许。这 两个控制位就决定了，当遇到断点时，A/D 模庆怎样反应OFRZ1FRZO工作状态 00继续转换 01未定义. 0 .完成当前转换,然后暂停1立即暂停控制寄存器3ATDCTL3EITQ7P6-4332莎2OPSRESSSMP1PSMPOPPRS4PPRS?QPRS2PPRS1PPRSOQRESETSo-p0 0 222转换频率的预分频因子、采样时间和AD转换的精度。 SRES8:转换精度选择。 1 二8位精度(0-255) 0=10位精度(0-1023)控制寄存器3A
7、TDCTL3EITQ7P634P392Q2SRES8PSMP1PSMPOPPRS4PPRS3QPRS2PPRS1PPRSOQRESETS(p21卩22 SMP1、SMPO:采样时间选择。采样时间分为两个阶段第_阶段长2个AD时钟周期 第二阶段由SMPl、SMPO决定SMPlSMPO第二阶段的采样时间0 .02个MD转换时钟周期014个；VD转换时钟周期108个A7D转换时钟周期J116个A/D转换时钟周期EITQ332卩2OP即SRESSSMP1PSMPOPRS4PPRS3QPRS2PPRS1PPRSQQRESETSCPCP222 | PRS4. PRS3. PRS2. PRS1、PRSO：
8、A/D时钟分频因子的选择。A/D时钟的计算公式如下图A观如醫罟心最高可达总线时钟的一半。注意，A/D模块的时钟频率要在500KHz和2MHz之间，所以在 选择分频因子时一定要注意。BITP7P6P5P3P2P2OP曲DJ丽DSGNaSCANMULECMCAg 1RESETS2OP22(p22 DJM： 16位结果寄存器数据的对齐方式。1二右对齐；0二左对齐。 DSGN：结果寄存器中数据有无符号。 1二有符号，0二无符号。 SRES8、DJM和DSGN三位配合起来使用，决定了结果寄存器中 数据的格丸一共有8种情况。SRES8DJMDSGN数据格式10 | 08位精度,左对齐,无符号数据位8-15
9、1018位精度,左对齐,有符号数据位8151| |1 08位精度，右刈齐，无符号数据位071| |18位精度，右对齐，有符号数据位07001 010位精度,左对齐,无符号数据位6150 I| 0110位精度,左对齐,有符号数据位6150 I1 1 1| 010位精度，右对齐，无符号数据位090 I1 1110位精度，右对齐，仃符号数据位09Input SignalVRL = 0 VoltsVRH = 5.12 VoltsSigned8-Bit CodesUnsigned8-Bit CodesSigned10-Bit CodesUnsigned10-Bit Codes5.120 VoltsI7FFF7FC0FFC05.1007FFF7F00FFOO5.0807EFE7E00FEOO2.5800181010081002.5600080000080002.540FF7FFFOO7F000.0208101810001000.000800080000000控制寄存器3ATDCTL3BITP7P6P5P3P2P2OP曲DJ丽DSGNaSCANMULECMCAg 1RESETS2OP22(p22 SCAN:连续转换队列的模式。此位定义了A/D转换是连续进行还是只进行一次。 1二连续队列转换0=单次队列转换。控制寄存器3ATDCTL3BITP7P6P5P4Q3P23
