《数电本科总复习3》由会员分享，可在线阅读，更多相关《数电本科总复习3（20页珍藏版）》请在金锄头文库上搜索。
1、6 时序逻辑电路1、相同计数器的异步计数器和同步计数器相比,一般情况下( A )D. 以上都不对A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快2、n 级触发器构成的环形计数器,其有效循环的状态数是(A )A. n 个 B. 2个 C. 4 个D. 6个 3、用n个触发器构成的计数器，计数容量最多可为 二_4、某移位寄存器的时钟脉冲频率为lOOKHz，欲将存放在该寄存器中的数左移8位，完成该操作的时间为80 s 。5、(1)请用置位法，将T4161接成五进制计数器。T4l6l 功能表CPRDLDS1S2工作状态X0XXX清零T10XX预置数X1101保持(包括C)X11X0保持(c
2、=0)T1111计数注：T4161是四位二进制计数器,，Q0,Q1,Q2,Q3为输出端，D0,D1,D2,D3 为置数输入端，其中D3为高位，D0为低位。(2)用两片 74LS161 二进制计数器构成 40 进制计数器，画出电路图。 74LS161 为同步 16 进制计数器，它的逻辑图和功能表如下。解题要点：根据题目要求确定用两片161级联成16X16的计数器，再用反馈归零法设计。(1)计数状态(16进制)CP6、分析下图所示序列发生电路，要求写出Dsr的逻辑函数式，列出状态转换表，写出Z的输 出序列码。解：74LS194为双向移位寄存器，MO=1,M1=O,时向右移位。DSR 的逻辑函数式为
3、：DSR = Q3 Q0 Q1 = Q3 Qo+ Q1Z 的输出序列码为：001111状态转换表如下：CP8oSie300011001110严110111100110001110111101 -7、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ）8、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码1 ,右移时首先输入数码 0 Q9、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。J 0 = Q1 ； K01电路状态方程为：q；+i =iQ1+1 =Qn0Qn+1 = Qn Qn +
4、 Qn Qn0 1 0 2 0状态图如下：该电路是一个5进制计数器；能自启动。10、构成一个 7进制计数器需要三个触发器。（ ）11、时序逻辑电路在结构上包含组合电路和存储电路两部分。12、设计计数器时应选用（ B ）。A.基本触发器 B.边沿触发器C.同步触发器D.施密特触发器13、下表所示为四位二进制计数器T215的功能表，试分析下图电路所具有的功能。要求画出状 态转换图。CrLDCP+CPABCDQd Qc Qb Qa1XXXXXXX0 0 0 000XXABCDA B C D01T1XXXX加法计数011TXXXX减法计数答题要点：这是利用芯片的异步置数端接成的任意进制计数器。列状态转
5、换图：Q3Q2Q1 Q00110不稳定，所以是模6 计数器。14、分析电路功能,并说明能否自启动。解： 答题要点（1）电路驱动方程为：（2）电路状态方程为1 = Q2K1 = Q2Qin+1=Q2Qr + Q2 - Q = Q2Q2n+1Qn+1 = Qn Qn Qn + Qn Qn = Qn Qn + Qn Qn3213131213状态图如下：（DQQ VX HU ）（010 ）（001 ）可作扭环形计数器（模六），可以自启动。15、当时序电路存在无效循环时该电路不能自启动。（ X ），还与电路的16、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的_输入信号 原始状态_有关。17、一
6、块 7490 十进制计数器中,它含有的触发器个数是（ C ）A. 1 B. 2 C. 4 D. 618、n 级触发器构成的扭环形计数器,其有效循环的状态数是（B ）A. n 个B. 2 n 个 C. 4 个 D. 6 个19、时序逻辑电路在结构上包含_组合电路和_存储电路两部分。20、同步时序电路具有统一的时钟 CP 控制。（ ）21、分析下图给出的电路，说明这是多少进制的计数器。22、用JK触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转换图 如图所示。23、请用集成计数器芯片74LS193构成模10加法计数器。74LS193逻辑符号如图图中是进位输出端且Q = Q Q
7、Q Q CP，厂是借位输出端。且Q = Q - Q - Q - Q - CP O74LS193 C D C B A功能表如表所示。CF+741193CF-TnG 1ACD4aQc51P护誓PD&000ABCDABcZX五童数据） 11PP加法计效01+1VV9被法计麴解：构成模10加法计数器。此题答案不唯一，仅供参考。因为计数器模N=10，所以异步预置状态M=15N=5，故预置数据DCBA=0101,且加法进位输出端Q与置数端L连接。其它输入端接上相应的信号CD24.、四位双向移位寄存器T4194的功能表如Si So工作状态表所示。由功能表可知，要实现保持功能，应0X X10 0保持使，当可1
8、，D10 1右移11 0左移S1=1, S0=o时，电路实现左移功能。11 125、数字系统与逻辑功能部件的主要区别是有没有( B)A.存储器B.控制器C.加法器D.译码器26、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1,1/1A. 0101B.1011C.0111D.100027、 利用中规模集成计数器构成任意进制计数器的方法有(ABC )A.复位法B.预置数法 C.级联复位法28、时序逻辑电路按照其触发器是否有统一的时钟控制分为同亘时序逻辑电路和 异步时序逻辑电路。29、 触发器有2 个稳态,存储8位二进制信息要 8个触发器。30、在移位寄存器中采用并行输出
9、比串行输出(A )。A.快B.慢 C.一样快 D.不确定31、用触发器设计一个24进制的计数器，至少需要( D )个触发器。A.3B.4C.6D.532、某计数器的状态转换图如图所示，试问该计数器是一个7进制 减 法计数器， 它有7个有效状态,1个无效状态，该电路能自启动。若用JK触发器组成，至少要j个JK触发器。33、要构成5进制计数器，至少需要3个触发器，其无效状态有 个。34、分析下图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路是否能自启动。（15分）解：驱动方程：D = Q n13D2 =Q1n输出方程：Y = Q n Q n13
10、状态方程： Q n+11状态转换图：Q2 n+1n1Q3 n+1 = Q逻辑功能：是能够自启动的模5 计数器。35、分析下图所示电路的逻辑功能，并计算该电路工作一个循环所需的时间T,图中R1=R2=10千欧，C=0.1 微法。四位同步二进制加法计数器T4161功能表如下所示。CPRDLDS1S2工作状态X0XXX清零T10XX预置数X1101保持（包括C）X11X0保持(C=0)T1111计数36、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲 CP 作用下，四位数据的移位过程是（ A ）。A.1011-0110-1100-10000000B.1011-0101
11、-0010-00010000C.1011-0111-111011011011D.1011110111101111-111137、 利用四位右移寄存器串行输入寄存1010，清零之后应首先输入 ,当 输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为_ 0100 。38、 寄存器的功能是 暂存数据、地址、指令等信息。例如在计算机中，需要 它存储要参加运算的数据。39、计数器 是对脉冲的个数进行计数，具有计数功能的电路。40、在N进制中，字符N的取值范围为：（D ）A0 NB1 NC1 N -1D0 N-141、试分析下图可变模计数器，CT74161的使能端为S、S，置位端LD为低电
12、平有效，12复位端为低电平有效。当1010时计数器的模值M为多少。（10分）Q1Q2解： （1）写出各输出表达式J = S K =111J = K =122Q1n+1= S Q n + 11Q2n+1=Q n+122）画出波形CPSQ1Q243、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。解：D = Q n Q n 123（1）这是一个同步时序逻辑电路的分析问题。先写驱动方程D = Qn 21D =Qn32Q n +11再写状态方程Q n + 12Q n+13=D = Q n Q1=D2=D2=Qn1=Qn22）画状态转换图3可见：这是一个可以自启动的模五计数器电路。44、分析下图TTL电路实现何种逻辑功能，其中X是控制端，对X=0,X=1分别分析，假 定触发器的初始状态为 Q2=1,Q1=1. 并判断能否自启动。解:从图可知,X是控制端,CP是时钟脉冲输入端，该时序电路属于计数器对其功能
