《第二至第五章作业答案》由会员分享，可在线阅读，更多相关《第二至第五章作业答案（49页珍藏版）》请在金锄头文库上搜索。
1、微处理器系统结构与嵌入式系统设计作业答案第三章3.5指令系统的设计会影响计算机系统的 哪些性能？指令系统是指一台计算机所能执行的全部指 令的集合，其决定了一台计算机硬件主要性能和 般鹦瞬wm 术运算指令和逻辑运算指令。(3)程序控制类 指令主要用于控制程序的流向。(4)输入/输出 类指令简称I/O指令，这类指令用于主机与外设 之间交换信息。1霰其轆鬻蜩系鹤徳 输出。另外，其还会影响到运算速度以及兼蓉等。 3.9某时钟速率为2.5GHz的流水式处理器执行一个有150万 条指令的程序。流水线有5段，并以每时钟周期1条的速率发 射指令。不考虑分支指令和乱序执行带来的性能损失。a）同样执行这个程序，该
2、处理器比非流水式处理器可能加速 参少?YlT = 2500MIPS P t1流水b）此流水式处理器是吞吐量是多少（以MIPS为单位）？ 解：（a.） S =兀=nm a 5 卩抵水rn + n-l速度儿乎是非流水线结构的5倍。(b)3.10个时钟频率为2.5 GHz的非流水式处理器，其平均CPI是4。此处理器的升级版本引入了5级流水。然而，由 于如锁存延迟这样的流水线内部延迟，使新版处理器的时 钟频率必须降低到2 GHZo(1)对一典型程序，新版所实现的加速比是多少？(2)新、旧两版处理器的MIPS各是多少？解：(1)对于一个有N条指令的程序来说：非流水式处理器的总执行时间人=(4xN)/(2
3、.5x10?) = 1.6Nx1CF9s5级流水处理器的总执行时间7=(N+5l)/(2xl()9)二 20+4)10込加速比=茅 =二z + 4N很大时加速比=3.2 (2)非流水式处理器CPI=4,贝ij 其执行速度=2500MHz/4=625MIPSoV5级流水处理器CPI=1,则其执行速度=2000 MHz /1 =2000 MIPS。3.11随机逻辑体系结构的处理器的特点是什 么？详细说明各部件的作用。随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关, 通过针对特定指令集进行硬件的优化设计来得到逻辑门最 小化的处理器，以此减小电路规模并降低制造费用。主要部件包括：产生程序地址的程序
4、计数器，存储指令的 指令寄存器，解释指令的控制逻辑，存放数据的通用寄存 器堆，以及执行指令的ALU等几个主要部分构成。3.13什么是微代码体系结构？微指令的作用 是什么？在微码结构中，控制单元的输入和输岀之间被视为一个内 存系统。控制信号存放在一个微程序内存中，指令执行过 程中的每一个时钟周期，处理器从微程序内存中读取一个 控制字作为指令执行的控制信号并输曲。微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码,可以实现复杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指 令集的修改与升级，并有助于实现复杂的指令。314微码体系结构与随机逻辑体系结构有什么
5、区别?（1）指令集的改变导致不同的硬件设计开销。在设计随机逻辑结构时，指令集和硬件必须同步 设计和优化，因此设计随机逻辑的结构比设计微 码结构复杂得多，而且懐件和指令集二者中任意 一术变化，就会导致另并一个变化。在微码结构中，指令设计通过为微码ROM编写微 码程序来实现的，指令集的设计并不直接影响现 有的硬补设计。因此，一旦修改了指令集，并不 需要重薪设井新的硬件。(2)从性能上比较随机逻辑在指令集和硬件设计上都进行了优化， 因此在二者采用相同指令集时随机逻辑结构要更 快一些。但微码结构可以实现董复杂指令集，因 此可以用较少的指令完成复杂的功能，尤其在存 储器速度受限时，微码结构性能更优。微处
6、理器系统结构与嵌入式系统设计作业答案第五章5.10用16KX1位的DRAM芯片组成64KX8位存储器，要 求：（1）画出该存储器的组成逻辑框图。（2）设存储器读/写周期为0.5IJS, CPU在gS内至少要访问 一次。试问采用哪种刷新方式比较合理？两次刷新的最大 时间间隔是多少？对全部存储单元刷新一遍所需的实际刷 新时间是多少？广（1）组建存储器共需DRAM芯片数N= （64K*8） / （16K*1） =4*8 （片）o每8片组成16KX8位的存储区，A13-A0作为片内地址， 用A15、A14经2:4译码器产生片选信号禹-瓦，逻辑框图 如下（图有误：应该每组8片，每片数据线为1根）(2)设
7、16KX8位存储芯片的阵列结构为128行X128iJ,刷新周期为2ms。因为刷新每行需05pS，贝I两次(行)刷新的最大时间间隔应小为保证在每个gs内都留岀O.5|JS给CPU访问内存，因此 该DRAM适合采用分散式或异步式刷新方式，而不能采用 集中式刷新方式。若采用分散刷新方式，则每个存储器读/写周期可视为gs, 前0.5|jS用于读写，后0.5pS用于刷新相当于每gS刷新 一行，刷完一遍需要128X 1pS = 128pS,满足刷痂周期 小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于 15.5|jSo如每隔14个读写周期刷新一行，相当于每15pS 刷新一行，刷完一遍需
8、要128X15|jS = 1920|jS,满足刷 新周期小于2ms的要求；511若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用SRAM2114(1K*4)存储 芯片组成存储系统，试问采用线选译码时需要多 少个2114存储芯片？该存储器的存储容量=224 *8bit=16M需要SRAM2114(1K*4)存储芯片数目川空辿二160组x2片/组二3201Kx4形成64KB存储器。形成32KB存储器。形成16KB存储器。5.12在有16根地址总线的机系统中画出下列情况 下存储器的地址译码和连接图。(1) 采用8K*1位存储芯片,(2) 采用8Q1位存储芯片,(3) 采用4K*1位存储
9、芯片,由于地址总线长度为16,故系统寻址空间为(1) 8KT位存储芯片地址长度为13, 64KB存储器需要8个8KT位存储芯片，故总共需要16根地址总线，地址译码为:A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlA0共需8 片 8K*1 位存 储芯 片 红色 为片 选M-片豔0000 H1FFFH00000000000000000001111111111111第二 片地址 范围2000H3FFFH00100000000000000011111111111111第三 片地址 范围4000 旷5FFFH01000000000000000101111111111111T器6
10、000H7FFFH01100000000000000111111111111111第五 片地址 范围8000H9FFFH10000000000000001001111111111111第六 片地址 范围0A00 0HOBFF FH10100000000000001011111111111111第七 片地址 范围ocoo 0HODFF FH11000000000000001101111111111111第八 片地址 范围0E00 0旷OFFFFH11100000000000001111111111111111其连线图如下:CQ1/ABCS匚ABCSRD 2RD 1WRDWRD(2) 8KT位存储
11、芯片地址长度为13, 32KB存储器需要4个8IC1位存储芯片故总共需要15根地址总线，地址译码为：A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlAO共需4 片 8K*1 位存 储芯 片 红色 为片 选第一片 地址 范围0000IT1FFFH0000000000000000000111111 1丄11111第二 片地址 范围2000IT3FFFH00100000000000000011111111111111第三 片地址 范围4000 r5FFFH01000000000000000101111111111111T翳6000 r7FFFH01100000000000000111111111111111(3) 4KT位存储芯片地址长度为12, 16KB存储器需要4个4IC1位存储芯片故总共需要14根地址总线，地址译码为：A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlAO共需4 片4K*1 位存 储芯 片红色 为片 选第一片 地址 范围0000IT0FFFH0000000000000000000
